"DIGITAL회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

아날로그 전기회로설계실습 디지털논리회로 디지털 전기회로 디지털회로실험 디지털시계회로 텀 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"DIGITAL회로" 검색결과 261-280 / 15,847건

판매자 표지

[아날로그 및 디지털 회로 설계실습] 결과보고서(과제)1

아날로그 및 디지털회로설계 실습(실습1 결과보고서)소속전자전기공학부담당교수수업 시간학번성명설계실습 1. 접촉식 초전형(Pyroelectric) 적외선 센서과제1.UA741CP ... 회로에 대해f _{3dB} =1`kHz`이고,C=10 mu F일 때 R값을 구하고 Bode Plot(Magnitude Response와 Phase Response)을 직선

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니
성균관대학교 디지털집적회로설계 cad과제 5

1. SRAM cell Design6T SRAM SchematicRead를 안정적으로 잘 하려면 NM0, NM1의 pull down 능력이 NM3, NM4보다 좋아야 한다. Cell Ratio가 1.5가 되게 설계를 했다. Write를 안정적으로 잘 하려면 NM4, N..

Non-Ai HUMAN
| 리포트 | 20페이지 | 2,500원 | 등록일 2021.05.31

다운로드 장바구니
판매자 표지

디지털 회로 응용 - 비안정 및 단안정 멀티바이브레이터

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2022.12.05

다운로드 장바구니
디지털 논리회로 실험 5주차 Adder 예비보고서

디지털 논리회로 설계 및 실험예비보고서주제 : Adder소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... 은 디지털 시스템의 기본이다. 2개의 2진 비트 A, B의 덧셈을 생각해 보자.AB답CS0*************0101111010표 1. 2진수의 덧셈표 1로부터 합 비트 또는 자리 ... 의 입력과 2개의 출력을 가진 논리회로를 말한다. 따라서 표 1에 나타난 이진법 덧셈을 수행할 수 있는 회로를 반 가산기라 한다. 그림 2-1고 같이 XOR 게이트와 AND 게이트

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2021.04.22

다운로드 장바구니
디지털 논리회로 실험 10주차 Counter 결과보고서

디지털 논리회로 설계 및 실험결과보고서주제 : Counter소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... � 값이 LOW(0)임을 확인 한 후 진행하시오. 응용실험(1)을 이어서 진행하시오.사진 1 [그림 1]의 회로의 D Flip-flop의 CLK은 negative edge ... 이 아닌bar{Q}를 CLK에 입력함으로써 회로를 결선한다. 따라서 CLK이 상승 에지일 때 값이 변하게 된다. D에 1의 신호를 넣어줌으로써 각 플립플롭이 모두 Toggle 기능

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 2

디지털회로실험및설계 결과 보고서 #4( Multiplexer, DeMultiplexer 실험 / JK F.F을 이용한 순차회로 실험 )과 목담당교수제 출 일학 번이 름? 회로도 ... , 이론값, 실험결과, 결과분석실험1) 4-to-1 MUX를 구성하고, S1과 S0의 입력신호에 따른 출력 Y를 아래표에 작성하시오.? 회로도? 이론값InputOutput(Y)D3D ... ? 결과분석- 여러 입력 데이터 중에서 하나를 선택하는 조합 논리회로인 MUX를 잘 활용한 실험 결과였다.- 이론값대로 결과 잘 나왔고, 전압 레벨 또한 High는 4.36V 정도

리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니
아날로그 및 디지털회로설계실습 9 부울대수 및 조합논리회로 예비 리포트

설계실습 9. 부울대수 및 조합논리회로요약: 이번 보고서를 통해 부울대수 및 조합논리회로를 학습했다. 전가산기의 진리표를 작성하고 Karmaugh 맵을 통해 불리언식을 알아보 ... 았다. 이를 ORcad를 통해 2-level회로로 설계했으며 그 후에 XOR gate를 간단화 한 회로를 설계했다. 2Bit 가산기 회로를 설계했다.서론: 전가산기는 3개의 이진수 ... 를 더해서 결과로 합과 자리올림수를 출력으로 내는 기능을 한다. 이런 전가산기에 대해 학습하고 불리언식을 알아본 후 회로를 설계하고 간소화한 회로도 설계하고 이를 이용해 2bit 가산

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
판매자 표지

아날로그 및 디지털회로 설계 실습 실습9_4-bit Adder 회로 설계_결과보고서

1. 목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.2. 요약AND, OR, NOT gate를 이용하여 2-단계 전가산기 회로를 설계 ... 하고 Switch를 통해 입력을 변화시키며 결과를 관찰하였다. 출력단에 LED를 추가하여 출력을 확인하였다. 또한 전가산기 회로를 XOR gate를 이용하여 설계하고 입력을 변화 ... 시키며 출력을 관찰하였다.3. 서론전가산기란 피가수(A)와 가수(B) 및 자리올림수(Cin)을 더하여 결과로 합(S)과 자리올림수(Cout)를 출력하는 회로이다. 전가산기의 진리표

리포트 | 11페이지 | 1,000원 | 등록일 2024.08.27

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 결과보고서(과제)7

아날로그 및 디지털회로설계 실습(실습7 결과보고서)소속전자전기공학부담당교수수업 시간학번성명설계실습 7. 논리함수와 게이트과제1. NAND 게이트 소자만을 이용하여 XOR 게이트 ... 의 등가회로를 구성하시오.위의 회로는 예비보고서에서 작성한 XOR Gate이다. 이를 다 NAND게이트로만 이용하면다음과 같이 표현할 수 있다.2. 4 x 2 인코더를 설계하시오 ... (Hint : 2개의 OR 게이트를 사용, 4개의 입력 중 한 가지는 사용되지 않으며 3개의 입력만 회로에 사용)< 4 X 2 인코더 >입력4입력3입력2입력1출력2출력100*************010100011이는 아래의 회로와 같이 표현할 수 있다.

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 결과보고서(과제)9

아날로그 및 디지털회로설계 실습(실습9 결과보고서)소속전자전기공학부담당교수수업 시간학번성명설계실습 9. 부울대수 및 조합논리회로 ( 4-bit adder )과제1. 다음의 진리표 ... 와 GND가 몇 번 pin인지 쓰시오.Vcc 는 14번, GND는 7번 pin이다.3. XOR Gate를 이용한 Full Adder 회로를 Pspice를 사용하여 직접 설계하시오.

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 결과보고서(과제)5

아날로그 및 디지털회로설계 실습(실습5 결과보고서)소속전자전기공학부담당교수수업 시간학번성명설계실습 5. 전압제어 발진기과제1. 실험 계획서와 실험 결과를 참고하여 문제에 답하시오 ... 응답속도에는 한계가 존재한다. 이 때, 주파수에 제한이 걸리기 때문에V _{C}가 큰 영역에서는 비선형성을 갖게 된다.2. 슈미트 회로에 대한 이론을 참고하여 문제에 답하시오. ... -쌍안정 회로란 무엇인가?최초의 상태가 1이라고 한다면, 반대 상태의 입력이 없는 한 1의 상태를 계속하고 입력이 있으면 0의 상태가 된다. 따라서 전기적으로 서로 다른 2개의 안정

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 결과보고서(과제)12

아날로그 및 디지털회로설계 실습(실습12 결과보고서)소속전자전기공학부담당교수수업 시간학번성명설계실습 12.과제1. 16진 카운터를 이용하여 10진 카운터를 만드는 방법을 간단히 ... 설명하시오.(CLR pin이 CLK의 영향을 받는지는 고려하지 않아도 좋다.)위의 회로도는 16진 비동기 카운터와 리셋 회로를 사용하여 만든 10진 비동기 카운터이다.10진 비동기

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 결과보고서(과제)2

아날로그 및 디지털회로설계 실습(실습2 결과보고서)소속전자전기공학부담당교수수업 시간학번성명설계실습 2. Switching Mode Power Supply (SMPS)과제1-1 ... . 위의 회로에서 가변저항 값이 6k ohm 일 때, 시정수tau 의 값을 구하시오.R과 C로 구성된 회로의 시정수 값은tau =RC 이다.이때 가변저항의 값은 6k ohm 이고 ... .V _{REF}와V _{C} 의 관계식을 구하시오.위의 회로에서 관계식을 구하려면 R과 C가 직렬로 연결된 회로라고 생각해본다.전압 분배 법칙에 의하여V _{C} = {Z _{C

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니
아날로그 및 디지털회로설계실습 10 조합논리 회로의 예 (7-segmentDecoder 회로 설계) 예비 리포트

설계실습 10. 조합논리 회로의 예(7-segmemt/Decoder 회로 설계)요약: 이번 보고서에서는 조합논리회로를 학습했다. 7-segment/Decoder 진리표를 완성 ... 했으며 진리표를 통해 Karnaugh과 간소화 된 형태의 불리언 식을 구했다. 그 후에 Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계했다.서론: 7-s ... 을 구해 7-segment/Decoder회로를 설계하는 실험을 했다.실험결과:7-segment/Decoder 진리표아래 7-segment/Decoder 진리표를 작성한다.입력출력

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
디지털집적회로 D Flip-Flop 설계도 및 시뮬레이션 결과

Digital Integrated Circuits1. Rising-edge triggered D-Flip Flop(a) Functionality of D-FFTII1T2I2I4I

리포트 | 4페이지 | 2,000원 | 등록일 2023.01.30

다운로드 장바구니
판매자 표지

A+ 아날로그및디지털회로설계 실습 예보_카운터 설계

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.03.27

다운로드 장바구니
판매자 표지

[전자회로실험2]보고서3주차-Digit Logic

[전자회로실험2]Digit Logic[실험목적]디지털 로직 게이트를 기초로 하여 의 동작을 이해한다 MOSFET의 동작을 이해한다.[실험이론]-Logic gate 특징 ... power application이나 digital logic에 많이 사용된다. BJT는 소자가격이 싼 대신에 열 안전성과 switching 속도가 낮다. 그러므로 전류구동소자인 ... Boarf에 왼쪽에 보이는 것과 같이 회로를 구성한다.V_A와V_B의 전압을 0V(Low), 5V(High)로 바꿔가면서V_OUT전압을 측정한다.R_1은V_DD전원을 고려하여 선정한다.

리포트 | 8페이지 | 3,000원 | 등록일 2023.12.26

다운로드 장바구니
판매자 표지

아날로그 및 디지털회로 설계 실습 실습9_4-bit Adder 회로 설계_예비보고서

9-1. 목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다. 9-2. 준비물 및 유의사항부품저항 330Ω, 1/2W, 5% : 10개

리포트 | 4페이지 | 1,000원 | 등록일 2024.08.27

다운로드 장바구니
판매자 표지

A+받은 디지털논리회로 2~3장 정리노트

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2022.06.22 | 수정일 2022.10.20

다운로드 장바구니
아날로그및디지털회로설계실습 7주차 위상제어루프

아날로그 및 디지털회로 설계실습예비 REPORT7. 위상 제어 루프 (Phase Locked Loops)분 반교 수 명실험 날짜제출 날짜조학 번이 름요약 : 위상 제어 루프 회로 ... PLL에서 위상을 맞춘다는 것은 디지털 회로에서 클럭 동기화를 할 수 있다는 말입니다. 디지털 클럭을 이용하는 디지털 신호 전송에 있어서 들어오는 신호가 0인지 1인지를 명확히 구분 ... 의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화 (Phase Locking) 원리를 이해한다.1. 서론위상 제어 루프 회로의 이론을 학습하고 간단한 위상

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2021.12.15

다운로드 장바구니

이전10개 9 10 11 12 131415 16 17 18 다음10개

파워링크

신청하기