"플립플롭기능"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

래치와 플립플롭 플립플롭의 기능 쉬프터 레지스터 555타이머 쉬프트 레지스터 디지털시계 설계 비동기 카운터 디지털 시계 시프트 레지스터

판매자 표지는 다운로드시 포함되지 않습니다.

"플립플롭기능" 검색결과 241-260 / 917건

디지털공학실험(디지털시계프로젝트) A+받은 자료입니다

ls93 Counter & 10진,6진 Counter로의 변환4.1 카운터(Counter)?입력펄스의 수를 세는 장치-대표적인 플립플롭 응용 장치이다.?n-비트 카운터하나의 입력 ... 하게 된 74ls93은 16진 비동기식 카운터이다?비동기식 카운터직렬 카운터-플립플롭을 다수 종속으로 연결한 구조공통의 클록 펄스를 갖지 않으므로 플립플롭들의 상태가 동시에 변하지 않 ... 프 하여 토클로 동작하도록 한다.)4.1.2 16진 비동기 상향 카운터? 각 플립플롭은 클록펄스의 하강에지에서 변화한다.Qa에서는 입력 클록 주파수의 1/2 , Qb에서는 1/4

리포트 | 14페이지 | 5,000원 | 등록일 2018.09.16 | 수정일 2020.12.22

다운로드 장바구니
JK 플립플롭과 T 플립플롭 실험 결과보고서

12장 JK 플립플롭과 T 플립플롭결과 보고서1. 실험목적- JK 플립플롭에 대한 다양한 구성법을 실험한다.- 토글모드에서 주파수 분주 특성을 관찰한다.2.자료 및 관찰< 실험 ... 011↑00Q(변화없음)11↑01011↑10111↑11Q‘ (반대값)< 진리표 >3. 결과 분석 및 결론이번 실험은 JK플립플롭에 대하여 알아보는 실험이었다. 실험 처음 프리셋 ... 한 모든 다른 입력 값에 상관없이 플립플롭의 출력은 1이 되었다. 또 CLR=0을 입력 하였을 때에는 다른 입력 값에 상관없이 플립플롭의 출력 값이 0이 됨을 확인할 수 있

리포트 | 3페이지 | 1,000원 | 등록일 2016.06.30

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 12장. 동기식 RS 플립플롭 결과레포트

의 단점을 보완한 플립플롭으로, J와 K 입력단자에 동시에 1이 인가될 때 출력 값이 반대로 바뀌는 기능을 수행한다. 즉 JK 플립플롭의 J와 K 입력단자를 각각 SR 플립플롭의 S ... 와 R 입력단자로 생각하면, JK=00, 01, 10일 경우에는 SR 플립플롭과 동일한 기능(JK=SR=00일 경우 출력 변화 없음, JK=SR=01일 경우 리셋 기능을 수행 ... 논리회로실험 A반결과12장동기식 RS, JK 플립플롭5조이름학번실험일15.05.12제출일15.05.26실험에 사용된 기기 및 부품 : SN74LS74AN, 직류전원공급장치

리포트 | 2페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
메트랩을 이용한 업다운 카운터 밀리모델

된 비동기식 카운터보다 전파 지연시간이 짧다 비동기식 카운터는 출력이 다른 플립플롭의 입력으로 각각 들어가기 때문에 플립플롭의 수만큼 전파 지연시간이 존재 한다.동기식 카운터는 한번 ... 의 클럭이 모든 플립플롭에 공통적으로 인가되며 전파지연시간이 매우 짧고 고속 동작에 탁월한 성능을 보이기 때문에 동기식카운터를 설계한다.비동기식 카운터는 시간에 민감한 응용을 하지 ... 다.동기식 회로의 구성을 간단한 다이어그램으로 표현해 볼때 아래와 같은 구조로 나타난다.위의 그림은 JK플립플롭을 이용한 동기식 구조로서 내부입력을 통해 내부출력이 결정되고 외부입력

리포트 | 10페이지 | 1,000원 | 등록일 2016.11.25

다운로드 장바구니
디지털실험 - 실험 12. 쉬프트 레지스터 결과

므로 항상 Q를 1로 세트시키기 때문에 입력에 관계없이 모든 플립플롭의 Q는 1로 세트되어 있다.2) 실험 4에서 주기는 얼마인가?- CLK가 7번 들어간 뒤에 다시 모두 0으로 세트 ... 는 CLEAR핀이 B=D=1이면 동작함으로BCD=0101(바꿔서 보면 DCBA=1010) 즉 10진수 10에서 CLEAR가 0이 되므로 그 순간에 각 플립플롭은 모두 0이 되면서 CLEAR ... 으로 clear가 되는 것을 알 수 있으며 이 실험의 회로도를 보면 알 수 있듯이 처음 플립플롭의 입력 클럭 펄스 값이 각각의 CLK로 들어가는 것이 아니라 처음 플립플롭의 결과값이 다음 플립플롭의 CLK로 들어가는 것이기 때문에 비동기식이라고 말할 수도 있는 것이다.

리포트 | 6페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
[Ayeun] 마이크로프로세서응용 4주차 예비보고서 마프(Floating,Pull-Up,Pull-Down저항,Chattering,Polling,Interrupt,ATmega128 Interrupt,레지스터)

다.반대로 HPF는 저항이랑 커패시터의 위치가 반대이고 원리가 같다.RS플립플롭 (기억유지장치) 이용1. RS플립플롭은 기본적으로 값을 유지시키는 기능을 한다.2. 이를 이용 ... 하여 스위치가 떼지는 순간의 플립플롭이 진동을 해도 이전 값을 유지하고 있다.3. 만일 플로팅 상태가 되어도 이를 위한 풀업 저항을 달기 때문에 채터링이 일어나지 않는다.#SoftWare

리포트 | 11페이지 | 1,000원 | 등록일 2018.12.22

다운로드 장바구니
논리회로실험 결과 6

을 확인할 수 있다.JKQQ’JRQQ’11101101CLK : ↓위 사진은 J-K 플립플롭에서 가장 중요한 기능을 나타낸다. 우선 전 상태에서 J=1, K=0인 상태가 처음엔 유지 ... (Sequence)논리회로를 실험하였다.실험에선 순서 논리 중 Latch(래치)와 Filp-Flop을 공부하였다. 래치와 플립플롭은 모두 기억소자로, 값을 저장하기 위해 사용된다. 입력방식이 같 ... 다면 둘의 출력 양상은 동일하나, 클럭의 유무로 이를 구분하였다. 플립플롭은 클럭에 의해 동작하는 동기성 기억소자이며, 래치는 클럭이 아니라 Enable 입력에 의해 동작하는 비

리포트 | 10페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2020.10.12

다운로드 장바구니
디지털실험 - 실험 10. 4-Phase clock 발생기 결과

한 실험이었다. 회로도는 과 크게 다르지 않지만 추가적인 게이트들을 사용했다. JK플립플롭 소자에서 출력된 결과값들이 각각 소자로 입력되어 출력된 결과들이다. 이로써 JK플립플롭 ... 이나 RS플립플롭과 같은 기본적인 플립플롭을 이용하는 실험인 것을 알 수 있었으나, JK플립플롭을 사용한 이유는 RS플립플롭을 보완한 플립플롭이므로 JK플립플롭을 사용했다고 생각 ... }01phi _{2}10phi _{4}11phi _{3}이 진리표로써 왜 순서가 뒤바뀌었는지 알 수 있다. 즉, 74139의 기능상 출력이 뒤바뀐 것이다. 이러한 클럭 발생기

리포트 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
A+ 디지털 시스템 실험 Random Access Memory (RAM) <9주차 예비보고서>

라하고,캐패시터와 MOSFET로 되어있으면 DRAM이라한다. Verilog로 작성되는 RAM은플립플롭으로 구성하므로 SRAM이라고 할 수 있다.2. RAM의 기능? WriteRAM ... . Random Access Memory 란?? 주기억장치 라고도 하고 임시 기억장치라고도 한다. 전원이 있는동안 임시적으로데이터를 저장할수 있다. 내부회로가 플립플롭으로 되어있으면 SRAM이 ... 에 데이터를 저장하는 기능이다. 클럭이 postive edge이고 WE(Write Enable)신호가 있을 때, 주소 신호로 인가된 주소 데이터에 해당하는 RAM 내부 레지스터

리포트 | 4페이지 | 1,000원 | 등록일 2017.07.05

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 11장. 비동기식 RS 플립플롭 예비레포트

- 비동기식 플립플롭과 동기식 플립플롭의 차이에 대해 이해한다.- 동기식 RS 플립플롭의 동작을 이해한다.2. 플립플롭의 기능에 대하여 기술하시오.디지털 논리회로는 조합논리회로 ... 논리회로실험 A반예비11장비동기식 RS 플립플롭5조이름학번실험일15.04.28제출일15.04.281. 이 장의 실험 목적에 대하여 기술하시오.- 플립플롭의 동작원리를 이해한다. ... 새로운 출력 값이 결정되기 때문이다. 따라서 이전의 출력을 저장하기위한 기억소자가 필요하다. 디지털 회로에서는 이러한 기억소자로서 플립플롭(Flip Flop: F/F)이 사용되고 있

리포트 | 3페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.09

다운로드 장바구니
[A+] 연세대학교 원주캠퍼스 의공학부 기초실험(2) 9주차 REPORT

과목명 : 기초실험(2)교수님 : 이윤선 교수님조교 : 신수연 조교님실험제목 : 디지털04 : 플립플롭과 카운터조 : 5조이름 :학번 :Discussion본 실험의 목적은 JK ... 플립플롭을 이용해 D플립플롭과 T플립플롭을 구현하고 동작을 확인하여, 카운터 회로를 구현하는데 있다. Discussion에 앞서 간단한 이론 공부의 필요를 느껴 아래 추가 조사를 하 ... signal이라 표현한다.] 즉 Flip-Flop은 Latch의 문제점을 보완하여 안정된 저장 기능을 가지도록 구성된 기억 소자이다.대표적으로 D Flip-Flop, SR Flip

리포트 | 7페이지 | 5,000원 | 등록일 2018.01.09 | 수정일 2021.10.31

다운로드 장바구니
디지털회로 보고서

와 비슷한 값이다.하나의 플립플롭은 주파수를 반으로 감소시킨다.1024를 나누기 위해 10개의 JK FlipFlop을 사용하였다.- Synchronous ... 었다. 또한 십의 자리를 나타내야 하는 카운터에서는 15-10초동안은 1을 나타내고 나머지 시간대에는 0을 나타내야 하므로 카운터 기능을 없애기 위해 일단 카운터 허용제어 부분

리포트 | 5페이지 | 1,500원 | 등록일 2019.09.29

다운로드 장바구니
아주대학교 논리회로실험 실험7 결과보고서

게 회로를 구성했고 올바른 결과를 얻었다.3) D F/FD F/F결선도D=1, C=D=X, C=0- 진리표- 분석이번 실험은 D F/F을 확인해보는 실험이었다. 플립플롭은 래치 ... Latch with Enable (Gate 이용)8×3 Priority 의 회로도결선도- 진리표- 분석이번 실험은J-K Latch with Enable을 확인해보는 실험이었다. 플립 ... 플롭은 래치와 다르게 클럭을 입력 받는 기억소자로서 클럭에 따라 입력이 출력에 반영된다. D=1, C= 일 때 1이 출력되고 C=0 일 때는 이전 값을 출력함으로써 클럭신호에 따라

리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 래치와 플립플롭 결과 레포트 입니다

아날로그 및 디지털 설계 실습9# 래치와 플립플롭결과 레포트1. 목적순차식 논리회로의 기본소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아본다.2. 실험준비물부품수량

리포트 | 4페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
금오공대 전자공학부 컴퓨터구조 ㅅㅇㅎ 2010년 2학기 중간시험 족보

는 무엇이고, 기본 컴퓨터의 ALU는 순차회로인가 조합회로인가.(2점)4. 기본 컴퓨터의 ALU의 기능에 대하여 아는 바를 쓰시오.(2점)5. 4가지 플립플롭에 대하여 간략히 설명하시

시험자료 | 2페이지 | 10,000원 | 등록일 2018.05.05 | 수정일 2022.05.07

다운로드 장바구니
Sequential Logic Design Ⅰ Flip-Flop, Register and SIPO

)Introduction (실험에 대한 소개)Purpose of this Lab : 플립플롭회로에 대해서 알아보고 데이터 전송 회로 및 직렬연결/병렬출력 회로를 ISE 프로그램을 이용 ... 하여 설계해본다. 이를 이용하여 다른 회로도 응용할 수 있도록 한다.Essential Backgrounds (Required theory) for this Lab플립플롭 회로개요 ... 시스템은 조합 논리 회로와 기억소자로 구성됨.가장 많이 사용되는 기억소자가 플립플롭.래치(LATCH)2개의 NAND 게이트 게이트로 구성된 래치의 동작2개의 NOR 게이트로 구성

리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)6주차예비

저장, 명령어 저장 등 저장 기능을 수행하는 그룹이다.바. 4비트 SIPOD플립플롭을 연결하여 만든 직렬입력 병력출력 레지스터이다. 각각의 D플립플롭은 1비트의 기억소자로 총 4개 ... Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential ... 에 1이 출력된다. 그리고 각각 1이 입력되었을 때에는 그 전의 값을 유지한다.다. SR플립플롭래치와 플립플롭은 비슷하지만 그 차이가 분명 있다. 플립플롭은 래치로 구성되어 있

리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
플립플롭과 카운터 예비 report

학번 : 이름 : 실험조 : 1조--------------------------------------------------------------------1. 실험 제목플립플롭 ... 투명 LED(4개)4. 실험에 필요한 기본 지식· 플립플롭플립플롭은 트리거 회로의 일종이다. 트리거 회로란 단시간의 전기 흐름의 따라 다른 회로에 변화를 알리거나, 상태 변동 ... 을 일으키는 회로이다. 즉, 플립플롭은 두 개의 전기 흐름이 멈춰있는 회로 중 한쪽의 흐름을 보존하는 것이다. 플립플롭은 순서논리회로의 출발점 또는 시발점으로 순서논리회로의 기본소자이

리포트 | 12페이지 | 2,000원 | 등록일 2015.11.01

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)6주차결과

으로 이루어져있다. 데이터는 레지스터라고 불리는 플립플롭 그룹에 저장되는데 이를 저장하기 위해 수행하는 동작을 데이터 전송이라고 한다. 레지스터는 정보 저장, 명령어 저장 등 저장 기능 ... )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential Backgrounds ... 입력되었을 때에는 그 전의 값을 유지한다.다. SR플립플롭래치와 플립플롭은 비슷하지만 그 차이가 분명 있다. 플립플롭은 래치로 구성되어 있지만 clk이라는 요소가 추가적으로 존재

리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
디지털 1장 예비보고서

을 증가시킨다.NAND - 입력을 AND 후 결과를 반전시킨다.AND - 입력을 AND 한다.INV - 논리를 반전시킨다.ExOR - 배타적 논리합.플립플롭RS-FF - RS 플립플롭 ... JK-FF - JK 플립플롭T-FF - T 플립플롭D - D 플립플롭D - 데이터 래치SENSE - 전류 감지VCO - 전압조정 주파수 발생기FA - 전 가산기( Full adder ... High 에서 전류보다, Low 에서의 출력전류가 크다.0~30번대논리 게이트류(AND, OR, NOR, NAND, XOR 등)41~48번대디코더(decoder)류70번대플립플롭

리포트 | 11페이지 | 1,000원 | 등록일 2016.10.07

다운로드 장바구니

이전10개 8 9 10 11 121314 15 16 17 다음10개

파워링크

신청하기