"verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog verilog 시계 베릴로그 verilog 게임 FPGA verilog 자판기 verilog 계산기

"verilog" 검색결과 221-240 / 1,602건

판매자 표지는 다운로드시 포함되지 않습니다.

HDL Verilog 알람시계

1. 실습목표-Alarm 기능을 갖는 digital clock을 Verilog HDL로 설계한다.-기능을 시뮬레이션을 통해서 검증한다.2. Digital Clock의 기능-입력

리포트 | 8페이지 | 5,000원 | 등록일 2007.06.21 | 수정일 2023.04.10

다운로드 장바구니
verilog HDL _ barrel shifter

*Block Diagram-mode에 의해 8가지 동작을 수행(logical & arithmetic, shift & rotate, left & right)-dist 값에 의해 자리 수 shift or rotate 동작을 수행-dout은 barrel shifter 내의 ..

리포트 | 7페이지 | 2,000원 | 등록일 2008.10.26

다운로드 장바구니
verilog, 베릴로그, 베릴로그로 짠 다중 사이클, 멀티 사이클

있었다.2. Verilog Code ( Register files source ) - capture◎DataPath.v ( Top module )◎memory.v ( Array

리포트 | 10페이지 | 1,000원 | 등록일 2011.10.13

다운로드 장바구니
verilog를 이용한 shift Register ,SIPO ,SISO

200824565 이창준8Bit Shift-Resister series-in, series-outsourcesimulationS0에서 출력이 입력된 신호의 젤 오른쪽 비트에서 출력을 뽑아내므로 클럭 주기가 지날 때 마다 0 0 1 1 1 1 0 1신호가 출력 후에 처음..

리포트 | 3페이지 | 1,000원 | 등록일 2010.11.11

다운로드 장바구니
[디지털시스템실험(Verilog)] Decoder 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor - Decoder실험목표① PICO Processor의 Decoder를 구현한다.실험준비물Model..

리포트 | 3페이지 | 1,000원 | 등록일 2011.10.05

다운로드 장바구니
[Flowrian] CMOS 트랜지스터 논리 회로의 Verilog 설계 및 검증

지만 바이폴라(Bipolar) 트랜지스터를 기본하는 TTL 소자에 비하면 동작속도가 느리다는 것이 단점이다.4. CMOS 타입 NOR 게이트 회로의 Verilog 설계 및 검증

리포트 | 13페이지 | 1,500원 | 등록일 2012.07.17

다운로드 장바구니
[디지털 설계 언어] [쿼터스 / Verilog 언어] Example RTL (ASM) / Example RTL (ASMD)

1. Example_RTL (ASM)코드시뮬레이션 결과이 코드에 해당하는 ASM Chart를 보면 알듯이 A는 S가 1로 인가되는 순간부터 1101까지 카운트를시작하고 1101에서 최소 2클럭 머문 후에 다시 카운트를 시작하는 동작을 하게 되며, E와 F값은A의 상태에..

리포트 | 2페이지 | 1,000원 | 등록일 2014.08.11 | 수정일 2016.06.13

다운로드 장바구니
[디지털시스템실험(Verilog)] Multiplexer 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목Multiplexer실험목표① 128-to-4 Multiplexer를 hierarchy하게 설계한다.② Processor의 L..

리포트 | 2페이지 | 1,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] Register 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor - Register실험목표① NAND게이트를 사용하여 SR Latch를 설계한다.② SR Latch..

리포트 | 3페이지 | 1,500원 | 등록일 2011.10.05

다운로드 장바구니
[Flowrian] Register File의 Verilog 설계 및 시뮬레이션 검증

을 레지스터르 선택하는 멀티플렉서 구문으로 이루어진다.쓰기 동작은 클럭의 상승에지에 동기되어 실행되지만 읽기 동작은 주소가 주어지는 즉시 출력되게 된다.모든 모듈들은 Verilog ... 언어로 모델링 되었으며 시뮬레이션에 의해서 검증된 파형을 제공하고 있다.디지털 논리회로를 배우거나 Verilog 설계를 배우려는 분에게 도움이 되는 문서이다.

리포트 | 13페이지 | 1,500원 | 등록일 2011.09.06

다운로드 장바구니
Altera Quartus(Verilog)를 이용한 디지털시계 구현

Altera Quartus 프로그램을 이용하여 Verilog로 프로그래밍한 디지털 시계한백전자 Soc-Entry-kit || 에 다운로드하여 작동가능(7-segment 구분점 출력, 초당 LED점등, 설정한 시간마다 소리출력)Verilog 소스와 발표PPT자료 포함

리포트 | 12페이지 | 4,000원 | 등록일 2010.10.03

다운로드 장바구니
Verilog를 이용한 CPU의 제어(Control) 부분 구현 (컴퓨터 아키텍쳐 실습)

했던 CPU가 TSC full instruction을 지원하도록 CPU의 control 부분을 verilog를 이용하여 구현한다.구현한 CPU가 TSC instruction set ... . CPU 모듈의 외부 interface는 Lab 06의 것과 동일하다.그리고 다음과 같은 작업을 수행한다.cpu module을 제시한 interface에 맞추어 verilog ... 하게 State0 부터 State9까지 총 10개의 상태로 만들었다. 디스패치 롬을 이용하여 구현하였으면 더 좋았을 텐데, 아쉽게도 시간이 부족하여 어쩔 수 없이 Verilog로 디스패치

리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08

다운로드 장바구니
Verilog를 이용한 Arithmetic Logic Unit (ALU) 구현 (컴퓨터 아키텍쳐 실습)

1. 실험 목표Verilog를 이용하여 ALU 모듈을 설계할 수 있다.2. 내용Verilog를 이용하여 ALU를 설계하고 활용해 본다. 이 ALU는 다음과 같은 기능을 필수

리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08

다운로드 장바구니
Mux , Demux 베릴로그 설계 PPT 및 파일포함 (먹스 디먹스 Verilog)

;MUX4_1 uut (.a(a), .b(b), .c(c), .d(d), .s1(s1), .s0(s0), 이하생략2. 8to 1 Mux,3.1to4 Demux verilog source

리포트 | 1,000원 | 등록일 2014.06.12 | 수정일 2014.06.23

다운로드 장바구니
2016년도 중앙대학교 전자전기공학부 3학년 2학기 ASIC설계 과제3 Verilog

한글파일 보고서와 코드들을 포함하고 있습니다.사용프로그램은 Modelsim입니다. 사용법은 교수님이 알려줍니다.

리포트 | 2페이지 | 2,000원 | 등록일 2017.06.25 | 수정일 2017.06.26

다운로드 장바구니
[Verilog] MP3에 들어가는 IMDCT를 수행하는 코드

- Contents -I. IMDCT Algorism1. IMDCT란?2. IMDCT의 Algorism 분석II. Verilog Code1. IMDCT, ALU, ROM, RAM ... .=> x0에서 x17의 변수가 곱해질 때 I가 0에서 35까지 변함에 따라 나오는 결과 Xi의 값II. Verilog Code1. IMDCT, ALU, ROM, RAM

리포트 | 16페이지 | 1,500원 | 등록일 2010.09.09

다운로드 장바구니
[Flowrian] 4 Bit Shift Register (TTL 7495)의 Verilog 설계 및 시뮬레이션 검증

- TTL 7495 회로는 4 비트의 데이터를 입력받아 한쪽 방향으로 시프트 시키는 레지스터 이다.- TTL 7495 회로는 아래 기능표와 같이 동작한다.* 입력 S='1' 이면 클럭 CP2의 하강에지에 동기되어 외부에서 제공되는 4비트 데이터를 입력 받아 레지스터에 ..

리포트 | 7페이지 | 1,000원 | 등록일 2014.05.28

다운로드 장바구니
[HDL-Verilog] D F/F, 8bit register, 8bit shift register

을 이용한 8-bit register, 8-bit shift register를 각각 Verilog를 통해서 설계하고 설계한 Verilog를 시뮬레이션을 통해 실행시킨 뒤, 각각의 주 ... -bit shift register3. Verilog Code▶D-Flip Flop▶Test Bench▶8-bit register▶Test Bench▶8-bit shift ... 과 8-bit shift register, 8-bit register를 Verilog로 구현하였다.각각의 모듈의 특징은 외부 데이터를 읽어 저장하는 메모리 모듈이다. D Flip

리포트 | 7페이지 | 1,000원 | 등록일 2015.06.05

다운로드 장바구니
Verilog-2x1 Mux설계-정진균

Report< Verilog - 2x1 Multiplexer >과 목 : 디지털시스템설계교 수 : 정진균 교수님일 자 : 2011년 9월 28일학 번 : 200711061이 름 ... :김성현Verilog - 6bit Adder 설계2x1 Multiplexer2x1 Multiplexer ＞＞ 2x1 Mux_Source2x1 Multiplexer ＞＞ Test

리포트 | 3페이지 | 1,500원 | 등록일 2012.03.28

다운로드 장바구니
베릴로그 verilog 프로젝트project 기본 전자시계 digital watch 소스 파일

NET "in_CLK" LOC = P76;NET "out_En" LOC = P154;NET "out_RS" LOC = P156;NET "out_RW" LOC = P155;NET "out_DB[7]" LOC = P143;NET "out_DB[6]" LOC = P144;N..

리포트 | 66페이지 | 6,000원 | 등록일 2013.09.09 | 수정일 2025.04.11

다운로드 장바구니

이전10개 7 8 9 10 111213 14 15 16 다음10개

파워링크

신청하기