"입력단자"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로 OP AMP 전기회로설계실습 오실로스코프 DMM 문운당 전자회로설계실습 적분기 및 미분기 전자회로실험 pspice

"입력단자" 검색결과 221-240 / 9,757건

판매자 표지는 다운로드시 포함되지 않습니다.

아주대학교 자동제어실험 3번 실험 / 초음파센서 및 기울기센서 / 결과보고서

Pulse input에 보내주면 소자는 초음파를 발생시킨다. 이때 초음파 센서 4번 단자에서의 신호는 HIGH가 된다. 이 신호를 Rise Edge로, 외부 입력 신호를 받 ... DiagramDimensionsPerformance입력전압+5Vdc소비전류4mA주파수40KHz최대 측정 거리4m최소 측정 거리1cm초당 측정 횟수초당 20회입력신호10 mu s출력신호 (에코 ... 에 사용되며, 40kHz의 초음파를 이용하여 약 1cm~약 4m의 거리를 감지한다. 위 핀 배치도를 보면 알 수 있듯 약 5가지 정도의 단자 구분이 필요하다. 0V Ground 단자

리포트 | 7페이지 | 1,000원 | 등록일 2022.03.06

다운로드 장바구니
판매자 표지

전기회로설계 및 실습_설계 실습6. 계측장비 및 교류전원의 접지상태 측정방법설계_결과보고서

의 전압을 측정하고 이를 이용하여 내부 연결 상태와 입력 저항을 유추한다. 또한 이를 이용하여 계측장비의 정확한 사용법을 익힌다.2. 설계실습 결과4.1 (a) power ... outlet 두 개의 접지 단자 사이의 전압은 110.0V이다.이 전압 값은 교류 전류의 실효값을 의미한다.(b) 접지를 포함한 단자 사이의 전압은 220.0V이다.

리포트 | 3페이지 | 1,000원 | 등록일 2024.09.03 | 수정일 2024.09.10

다운로드 장바구니
VHDL 실습 (D-FF, JK-FF, 8-bit counter) 예비

, CLR로 부른다.그림 4-6(a)를 보면 PR 단자와 CLR 단자가 추가되어 있는데 JK 플립플롭이 정상 동작할 때는 PR와 CLR 단자에 ‘H'가 입력되어야 한다. 그러나 PR ... 단자에 ’L'이 입력되면 Q는 ‘H', Q'는 ’L'이 되고 CLR 단자에 ‘L'이 입력되면 Q는 ’L', Q'는 ‘H'가 된다. 즉 PR과 CLR의 기능이 사용되지 않을 때는 ’H ... '가 입력되어야 하고 사용할 때에는 ‘L'이 입력되어야 한다. 이렇게 PR과 CLR 단자가 ’L'일 경우에 동작하는 논리를 부논리라고 한다. PR과 CLR에 따른 출력 Q와 Q

리포트 | 5페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
판매자 표지

[금오공과대학교 일반물리학실험2] 커패시터의 충방전 (예비+결과보고서)

1. 그림 29.1과 같이 커패시터 충방전 실험장치와 S-CA 시스템을 준비한다.2. 극성에 맞게 콘덴서 양단의 전압단자를 S-CA 서버의 입력단자 CH A에 연결한다.3. I ... 를 충전에 위치시키고 입력되는 신호를 확인한다. 이때 channel B의 체크 표시를 없앤다.5. MAX: 6000mV, MIN: -1000mV, 샘플링 비율: 100 Sample/s

리포트 | 5페이지 | 1,000원 | 등록일 2023.08.28 | 수정일 2024.11.11

다운로드 장바구니
판매자 표지

일반물리학실험 반도체 정류회로 예비레포트

다. 그림 1은 반파정류회로의 예를 보여준다. 전원으로부터 코일을 통해 받은 입력 기전력 A-B가 정류기를 지나 단자 C-D로 출력된다. 이 때 정류기는 입력 단자 A의 전위가 B ... 을 통해 받은 입력 기전력 A-B가 정류기를 지나 단자 C-D로 출력된다. 입력 단자 A의 전위가 B보다 높을 때는 위의 정류기틀 통해 전류가 출력단자로 전달되고, A의 전위가 B ... 은 전압을 얻는 정류 방식도 알려져 있다.반파정류회로반파정류회로(half-wave rectifier circuit)는 입력 기전력의 방향에 따라 출력 여부가 결정되는 정류회로이

리포트 | 4페이지 | 1,000원 | 등록일 2021.11.09

다운로드 장바구니
2. 전원의 출력저항, DMM의 입력저항 측정회로 설계 결과보고서 - [전기회로설계실습 A+ 자료]

2주차 결과보고서설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계*조 2******* ***요약 : 건전지의 출력 임피던스와, DMM의 입력 임피던스를 측정 ... DMM의 입력 저항을 확인하고, 이를 바탕으로 DMM으로 정확하게 측정 불가능한 계측 상황들을 미리 파악할 수 있다. 또한 실습 실험 시 우리들이 자주 오차원인으로 생각하는 전원 ... ?(DMM의 입력 임피던스는 매우 크므로 V를 구할 때 무시해도 된다.) 와   사이의 관계식

리포트 | 8페이지 | 1,000원 | 등록일 2021.09.06 | 수정일 2022.09.20

다운로드 장바구니
판매자 표지

연세대 23-2 기초아날로그실험 A+4주차 예비보고서

)Operational amplifier(Op-amp)는 과 같이 두 개의 입력 단자(Vn과 Vp)와 1개의 출력 단자(VO), 그리고 출력 전압을 제한하는 ±

리포트 | 15페이지 | 1,500원 | 등록일 2024.01.27

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 논리함수와게이트 예비

적으로 서술한다.실제 실험:NAND게이트 입력 양 단자에 파워 서플라이를 이용하여 5(V)를 인가한다. 입력 중 한 단자의 전압을 5(V)에서 0(V)로 서서히 감소시키고, 이 때 ... NAND게이트의 출력단자의 전압을 오실로스코프를 통해 측정한다. 입력 단자의 전압을 감소시키다 보면 출력단자의 값이 0(V)에서 증가하는 경우가 생긴다. 이 때의 입력단자 전압 ... 이 HIGH로 인식하는 최소 정격 전압이다.다시 입력단자 전압을 감소시켜 보자. 출력 전압이 5(V)가 되는 경우가 생길 것이다. 이 때의 입력단자 전압이 LOW로 인식하는 최대 정격 전압

리포트 | 8페이지 | 1,500원 | 등록일 2020.12.23

다운로드 장바구니
[A+ 45 예비레포트,PSpice포함] 기초전자공학실험 - 선형 연산 증폭기 회로, 능동 필터 회로

단자와 1개 이상의 출력단자를 가진 전압 이득이 매우 큰 차동증폭기이다. 반전 입력 단자(-)는 입력과 위상이 반대인 신호를 출력하고 비반전 입력 단자(+)는 입력과 위상이 같은 신호를 출력한다. 또한 큰 입력 임피던스와 작은 출력 임피던스를 가진다. ... – 20, 100, 10 나. IC – uA741 연산 증폭기, 301 IC 또는 등가 IC 다. 커패시터 – 0.001uF이론1. 연산 증폭기의 정의연산 증폭기란, 2개의 입력

리포트 | 10페이지 | 5,000원 | 등록일 2021.05.26

다운로드 장바구니
전자전기컴퓨터설계실험 7주차 연산증폭기 레포트

한 구성요소(building block)로 사용되고 있다.연산 증폭기의 회로 표현은 아래 그림으로 나타내며, 각 기호의 의미는 다음과 같다.V+: 비반전 입력 단자: 입력신호와 출력 ... 신호가 동일 위상을 갖는다.V-: 반전 입력 단자: 입력신호와 출력신호가 반전 위상을 갖는다.Vout:출력 단자Vs+:양의 전원 공급 단자Vs-:음의 전원 공급 단자이상적인 연산 ... ) 입력 오프셋 전압:0(8) 출력 임피던스: 0이상적인 연산증폭기의 전압이득이 무한대이기에, 증폭기 입력 단자 간의 전압은 영(zero)이 되며 이는 단락(virtual short

리포트 | 26페이지 | 2,000원 | 등록일 2021.03.16

다운로드 장바구니
판매자 표지

실험 24_연산 증폭기 응용 회로 2 예비보고서

시뮬레이션적분기[그림 24-6]은 연산 증폭기를 이용한 적분기 회로이다. 입력에서 저항 R을 통해 음의 단자쪽으로 흐르는 전류i _{1}이 피드백 커패시터 C를 통과하면서 출력 전압v ... _{o}가 형성된다.[그림 24-6] 적분기 회로(실험회로 1)[그림 24-7]은 PSpice 모의실험을 위한 적분기의 회로도이다. 입력은 20kOMEGA 저항을 통해서 음의 단자 ... .[그림 24-8] 적분기의 PSpice 모의실험 결과미분기[그림 24-9]는 연산 증폭기를 이용한 미분기 회로이다. 입력에서 커패시터 C를 통해 음의 단자쪽으로 흐르는 전류i

리포트 | 9페이지 | 2,000원 | 등록일 2023.01.31

다운로드 장바구니
판매자 표지

[중앙대학교 2학년 2학기 전기회로설계실습] 예비보고서9 구매 시 절대 후회 없음(A+자료)

-)단자는 커패시터의 나머지 단자에 연결해준다. 위와 같이 오실로스코프를 연결하면 CH1에서는 Function Generator의 전압파형 즉, 입력전압의 파형이 출력된다. CH2 ... = 10nF인 커패시터와 R을 직렬 연결하여 cutoff frequency가 15.92kHz인 LPF를 설계하라. 출력단자를 표시한 회로도를 그리고 R의 크기를 구하라.cutoff ... 를 그릴 수 있다.3.2 위에서 설계한 LPF의 전달함수(H)의 크기와 위상을 0~100kHz까지 linear(H)-log(주파수) 그래프로 그려서 제출하라. 입력은 DC성분이 0

리포트 | 9페이지 | 1,000원 | 등록일 2023.01.26

다운로드 장바구니
정실, 정보통신기초설계실습2 10주차 결과보고서 인하대

를 나눈다는 말이다. 실험했던 2분주, 4분주 회로의 의미는 입력신호의 주파수를 1/2, 1/4로 나누는 것이다. 우선 2분주 회로의 경우 출력단자 를 데이터 입력단자 D ... 에 feedback 시킨다. 그리고 클럭 신호에는 실험조건 180Hz 펄스 신호를 입력한다. 이때 입력단자 D에는 값이 입력되고 7474소자는 클럭 신호의 rising edge부분에서 입력신호 D ... 한다. 마찬가지로 출력단자 를 데이터 입력단자 D에 feedback 시킨다. 결과적으로 2분주 신호를 다시 2분주 시켰기 때문에 4분주 신호가 출력된다. 그림4, 그림5는 브레드 보드

리포트 | 4페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
판매자 표지

A+ 받을 수 있는 중앙대학교 전기회로설계실습 설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계

전기회로설계실습(2번 실습- 결과보고서)소 속담당 교수수업 시간편 성학 번성 명설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계요약 : 배터리의 내부저항을 구해보 ... 을 체험하면서 기기에 대한 이해를 넓혔다. 또한 DC Power supply의 설정 전압은 -단자에서 +단자 사이의 전위차만을 얘기함을 알 수 있었다. 또한 점퍼선을 연결하여 원 ... 을 이용한 측정에서의 유의사항을 알 수 있었다.1. 서론건전지의 출력저항과 즉 내부 저항을 구하는 방법에 대해 안다. 이를 위해 DMM의 입력저항을 측정하는 회로를 설계, 제작, 측정

리포트 | 7페이지 | 1,000원 | 등록일 2023.09.04

다운로드 장바구니
[A+] 중앙대 전자회로설계실습 예비보고서 1주차 Op Amp를 이용한 다양한 Amplifier 설계

단자는 각각 15V, 15V를 공급하도록 전압원과 접지하며 각각 6번과 2번 단자인 출력단자와 (-) 입력단자를 저항 R2를 통해 연결한다. 3번 단자인 (+) 입력단자를 접지 ... type은 logarithmic을 선택하고 주파수 범위는 10㎐에서 10MHz까지로 하며 points/decade는 11을 사용하시오. 증폭기 출력단자와 R _{1} 입력단자에 dB ... 하며 각각 6번과 2번 단자인 출력단자와 (-) 입력단자를 저항 R2를 통해 연결한다. 다만 회로의 입력신호가 (+) 입력단자에 연결되어야 한다. 개루프(Close-Loop)의 이득인

리포트 | 10페이지 | 1,000원 | 등록일 2021.04.07

다운로드 장바구니
전자회로실험 27장 차동 증폭기 회로 레포트

을 계산하라.차동전압이득을 계산하라.회로를 구현하여 실험값을 측정하였다Vo1 = 1.16vVo1 = 1.01vc. 그림 27-1의 양 입력단자에 공통으로 주파수가 10 kHz이고 ... 하여 기록하라.회로를 구현하여 실험값을 측정하였다Vo1 = 925mVc. 두 입력단자에 공통으로 주파수가 10 kHz이고, 실효전압이 1 V인 공통입력 Vi를 인가하라. 회로의 어느 ... . 식 (27.1)과 식 (27.2)를 사용하여 그림 27-1 회로의 차동이득과 공통모드 이득을 계산하라.b. 그림 27-1의 (+)단자에는 주파수가 10 kHz이고 실효전압이 20

리포트 | 21페이지 | 1,000원 | 등록일 2022.12.29

다운로드 장바구니
경북대학교 기초전기전자실험 OP-AMP 실험보고서 [기계공학부]

연결형(DC-coupled) 고이득 전압 증폭기이다. 하나의 연산 증폭기는 그 입력단자 간의 전위차보다 대개 백배에서 수천배 큰 출력 전압을 생성한다.연산증폭기는 다양한 종류 ... 는데 사용하기도 한다.연산 증폭기의 특성을 이용하여 반전 증폭기의 이득을 해석해보면, 회로에 흐르는 전류는 키르히호프의 전류 법칙에 의해 에서 연산 증폭기의 특징인 입력단자 과 ... 에서의 전압은 0이기 때문에 이 된다. 따라서 가 되고 , 이고 노드에서 KCL 방정식을 세우면이 방정식을 이득을 얻기 위한 방정식으로 풀면연산 증폭기의 입력 단자에 흐르는 전류는 이상적인

리포트 | 10페이지 | 2,000원 | 등록일 2023.06.17 | 수정일 2023.12.14

다운로드 장바구니
시립대 전자전기컴퓨터설계실험1 7주차 예비리포트

다.● 연산증폭기의 회로 표현● 각 기호의 의미V+: 비반전(non inverting) 입력 단자입력신호와 출력신호가 동일 위상을 갖는다.V-: 반전(inverting) 입력 단자입력 ... ground)라고 한다. 여기서 접지한 회로가 단락되었음을 가리킨다. 연산증폭기의 입력저항이 무한대이기에 입력단자로 전류가 유입될 수 없다. 즉 그림1에서 입력저항은 무한대이 ... 면서, 그 양단 전압은 영이 됨을 유의해야 한다. 도입된 가상접지 개념은 연산증폭기를 이용한 회로해석에서 중요한 역할을 한다.2) 반전 증폭기가상단락 상태이므로이고,이므로이다.반전입력단자

리포트 | 15페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
기초전기실험 예비보고서 AC2 The oscilloscope

시킴.VERTICAL INPUT(수직입력단자)음극선관 위에 나타나는 입력신호를 가하는 단자.EXIT TRIG IN외부동기 또는 트리거 펄스를 입력시키는 단자이다.T I M E / D ... VOLT/DIV의 위치에서 오실로스코프의 눈금의 칸 수를 세어서 측정한다.① 신호를 입력단자에 직접 가한 경우THEREFORE전압[Volts] = 관측파 진폭[DIV]×(VOLTS ... 를 이해한다.2. 실험 이론1-1. 오실로스코프, Oscilloscope시간에 따른 입력전압의 변화를 화면에 출력하는 장치. 전기진동이나 펄스처럼 시간적 변화가 빠른 신호를 관측

리포트 | 5페이지 | 1,000원 | 등록일 2020.10.05

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 10장 결과보고서

구동 회로에 토글스위치를 추가하여 설계한다. 10가지 다른 입력 값에 대해 구현된 회로의 입력 단자와 출력 단자의 전압을 측정하여 토글스위치값과 일치하는지 확인하여라.A=0,B=0 ... 이 있다. Common cathode type에서는 공통단자에 High voltage를 연결하여 선택적으로 LED를 점등한다. 반대로, common anode type에서는 공통단자 ... 어, 이를 10진수 방식인 7-segment LED로 바꾸어 주기 위해서 decoder를 사용한다. 0부터 9까지의 10개의 숫자를 나타내기 위해서는 4개의 입력 bit이 필요

리포트 | 8페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니

이전10개 7 8 9 10 111213 14 15 16 다음10개

파워링크

신청하기