"논리실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

사회복지조사론 verilog 사회과학 심리학 전전설2 레포트 사회조사분석사 논리회로 설계 디지털공학실험 vhdl

판매자 표지는 다운로드시 포함되지 않습니다.

"논리실험" 검색결과 221-240 / 33,114건

서강대학교 디지털논리회로실험 5주차 결과보고서

1. 실험목적1) Exclusive-OR회로를 이용한 비교회로의 구현 및 동작원리 이해2) 기본 gate를 이용한 half-adder 및 full-adder의 구현 및 동작원리 ... 이해-ISE를 이용한 symbol library 생성 및 활용3) 연산회로의 동작 및 signed/unsigned numbers에 대한 이해2. 배경이론 및 실험방법비교회로 ... 다. Subtractor(감산회로)는 어떤 수의 2’s complement를 더함으로 구현하거나 subtractor의 구현을 통해 수행할 수 있다.ALUs(연산회로)는 여러 연산 및 논리

리포트 | 13페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
서강대학교 디지털논리회로실험 3주차 결과보고서

1. 실험목적1) 일반적인 binary decoder의 동작 원리를 이해한다.2) 7-segment decoder의 동작원리를 이해한다.3) Encoder의 동작원리를 이해 ... 한다.4) 표시장치(display devices)의 동작원리를 이해한다.2. 배경이론 및 실험방법회로를 수식으로 나타낼 때 직접적으로 최소화하는 것은 비효율적이다. 더 효율적인 방법 ... 을 최대한 묶어서 표현하여 최소화 나타낸다. Decoder는 하나의 code체계를 다른 code 체계로 변환하는 논리회로이다. 일반적으로 입력이 출력보다 적고, enable신호

리포트 | 8페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
서강대학교 디지털논리회로실험 10주차 결과보고서

1. 실험목적1) Digital-to-analog 변환(DAC)- Digital 신호를 analog 신호로 반환하는 회로의 동작 원리를 이해한다.- DAC IC(DAC0808 ... 0809)의 구동 방법을 배운다.3) One shot의 동작원리와 활용에 대해 배운다.2. 배경이론 및 실험방법DAC는 이진수 체계로 표현된 디지털 신호를 상응하는 아날로그 전압

리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
두더지 잡기 verilog with BGM ( A+ 프로젝트 결과물, 논리회로실험, 디지털시스템실험 )

디지털 시스템 실험 ( 논리 설계 실험 ) 최종 프로젝트 과제입니다.두더지 잡기 게임이며, 게임 시작과 동시에 음악도 재생됩니다.A+ 받았으며 퀄리티 보장합니다.

리포트 | 1페이지 | 10,000원 | 등록일 2020.11.14 | 수정일 2020.11.19

다운로드 장바구니
충북대 기초회로실험 4-비트 산술논리회로 예비

실험 12. 4-비트 산술논리회로(예비보고서)실험 목적(1) ALU (Arithmetic Logic Unit)의 기능과 구조를 이해한다.(2) MyCAD의 사용법을 익힌다.(3 ... 된 심볼을 이용하여 의 4비트 산술 연산회로를 그리고 시뮬레이션을 한 다음 심볼화 하라. 시뮬레이션 결과를 인쇄하라.(6) 실험 3의 심볼을 이용하여 의 1비트 논리 연산회로 ... 를 그리고 시뮬레이션을 한 다음 심볼화 하라.(7) 실험 6의 심볼을 이용하여 의 4비트 논리 연산회로를 그리고 시뮬레이션을 한 다음 심볼화 하라. 시뮬레이션 결과를 인쇄하라.

리포트 | 3페이지 | 1,000원 | 등록일 2021.09.10 | 수정일 2021.09.15

다운로드 장바구니
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 MUX, DEMUX 실험결과보고서

Chapter 1. 실험 목적MUX, DEMUX를 이해하고 이를 회로로 설계할 수 있다.Chapter 2. 관련 이론ü 멀티플렉서와 디멀티플렉서는 서로 반대 동작을 수행하는 회로 ... 는 조합논리회로- 선택 변수 조합에 따라 많은 입력들 중 하나를 선택하여 그대로 출력으로 넘겨준다.- 제어변수가 n개일 때 입력선은 개가 존재하며, 이 중 하나의 입력이 선택되어 1

리포트 | 7페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
서강대학교 디지털논리회로실험 7주차 결과보고서

1. 실험목적1) CountersCounter의 구조와 동작원리를 이해한다.비동기/동기 counters2) State machine designMealy and Moore ... machines를 구분하고 각각의 동작 특성을 이해한다.State machine을 분석하고 설계할 수 있는 능력을 기른다.2. 배경이론 및 실험방법Counter는 clock에 의해 단일 ... cycle을 반복적으로 수행하는 순차 논리회로이다. Counter의 modulus는 cycle내의 상태 수에 의해 결정되는데, 여기서 modulus란 다시 초기상태로 돌아오

리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
서강대학교 디지털논리회로실험 9주차 결과보고서

1. 실험목적1) 메모리 소자들의 동작 원리와 활용 방법을 이해한다.Read Only Memory(ROM)Random Access Memory(RAM)2) Address ... decoding의 개념과 구현 방법을 이해한다.3) ROM을 이용해서 임의의 기능을 수행하는 combinational circuit을 구현하는 방법을 이해한다.2. 배경이론 및 실험방법

리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
서강대학교 디지털논리회로실험 4주차 결과보고서

1. 실험목적1) Multiplexer의 동작원리와 활용방법을 이해한다.2) Exclusive-OR gate의 동작원리와 활용방법을 이해한다.3) Three-state 소자 ... 의 동작원리와 활용방법을 이해한다.2. 배경이론 및 실험방법Multiplexer는 n개의 입력신호로부터 1개를 선택해서 출력에 연결해주는 Digital Switch이다.일반적으로 n개 ... output-disable이라고 한다. 이 핀을 조작해 해당 소자의 출력을 high-impedance상태로 만들 것인지 여부를 결정한다. 소자의 유형은 다음과 같다. 실험은 우선

리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
논리회로실험 A+결과보고서 7 -Shift register

1. 실험 과정 및 결과실험 1) 6-bit Shift Right Register사진1~사진8은 클럭을 인가한 후 매 1초마다의 사진이다. (1Hz)⇒사진에서 볼 수 있 ... 듯이 데이터가 순환되지 않고 버려진다. (LSB 버려짐) (사진 7=사진 8)⇒실험과정1. 위의 회로도와 같이 회로를 구성한다.(1개의 2-input NAND gate를 1개의 74HC00

리포트 | 9페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
논리회로실험 A+예비보고서 3 Adder & Subtracter

동작 원리를 이해할 수 있다.2. 실험 이론1) 가산기(Adder)-이진수의 덧셈을 하는 논리 회로이며, 디지털 회로, 조합 회로의 하나이다.-전자계산기가 발명된 당시에는 진공관 ... 1. 실험 목적-Logic gate를 이용하여 가산기(Adder)와 감산기(Subtracter)를 구성할 수 있다.-디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 ... 과 2개의 출력으로 구성된다.-입력들은 피가수(x)와 가수(y)를 나타내며 출력들은 sum과 carry out을 산출한다.-반가산기는 XOR gate, AND gate의 논리회로만으로 구성할 수 있다.

리포트 | 7페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
충북대 기초회로실험 4-비트 산술논리회로 결과

실험 12. 4-비트 산술논리회로(결과보고서)실험 결과(1) Pspice를 이용하여 의 (a)와 같이 1비트 전가산기를 그리고 시뮬레이션을 한 다음 (b)와 같이 심볼화 하라 ... 를 그리고 시뮬레이션을 한 다음 심볼화 하라.(6) 실험 3의 심볼을 이용하여 의 1비트 논리 연산회로를 그리고 시뮬레이션을 한 다음 심볼화 하라.(7) 실험 6의 심볼을 이용 ... 하여 의 4비트 논리 연산회로를 그리고 시뮬레이션을 한 다음 심볼화 하라.(8) 실험 4와 실험 5 및 실험 7에서 설계된 심볼을 이용하여 의 4비트 산술논리회로를 그리고 시뮬레이션

리포트 | 5페이지 | 1,000원 | 등록일 2021.09.10

다운로드 장바구니
서강대학교 디지털논리회로실험 5주차 - 비교 및 연산 회로

1. 실험 목적Exclusive-OR회로를 이용한 비교/연산회로의 구현 및 동작원리를 이해하고, 기본 논리 gates를 이용한 half-adder 및 fill-adder의 구현 ... numbers의 연산 원리에 대해 이해한다.2. 실험 이론● 비교회로 (Comparators)XOR gate(Exclusive-OR)는 입력이 같을 경우 0을, 다를 경우 1을 출력 ... 하는 입력의 개수를 (2*XOR)개의 꼴로 늘릴 수 있다. 그리고 두 수 중 어떤 것이 더 큰지 비교한 후 출력해주는 magnitude comparator라는 비교회로도 있다. 이번 실험에서 사용하는 ’COMPM4’가 이에 해당한다.

리포트 | 23페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니
판매자 표지

[A+보장]한양대에리카A+맞은 레포트,논리설계실험,디지털 IC 개요, 조합논리회로,Combinational Logic Circuit

Chapter 1. 실험 목적디지털 IC 개요 알 수 있고, 조합논리회로를 활용하여 카르노 맵을 이해할 수 있다.Chapter 2. 관련 이론1. 디지털 IC아날로그 회로는 연속 ... 적인 범위의 전압을 입출력하며, 논리 게이트와 같은 디지털 회로는 0과 1을 나타내기 위해 이산적인 범위의 전압으로 제한한다.예를 들어 전선의 전압, 진동하는 신호의 주파수, 또는 ... 는 이진 표현방법을 사용한다. 0과 1의 값을 가지는 2진 변수를 사용하는 디지털 회로를 중점적으로 다룬다. 조지 부울은 부울 논리라고 하는 2진변수에 대한 논리 연산 체계를 개발

리포트 | 9페이지 | 2,500원 | 등록일 2024.05.21

다운로드 장바구니
디지털 논리회로 실험 8주차 D-FlipFlop 예비보고서

디지털 논리회로 설계 및 실험예비보고서주제 : D-FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X ... 결과7. 참고 문헌1. 실험 목적D Latch와 D Flip-flop의 동작 원리를 살펴본다.2. 실험 이론디지털 시스템에서 클럭 (clock) 신호에 의해 각종 논리신호가 동작 ... 요일X조 XXXXXXX XXX, XXXXXXX XXX목 차1. 실험 목적2. 실험 이론3. 실험 준비4. 실험 기기 및 부품5. 주의 사항6. 실험 과정 및 예상하는 이론적인 실험

리포트 | 8페이지 | 1,500원 | 등록일 2021.04.22

다운로드 장바구니
홍익대학교 전전 실험1 기본논리게이트 예비보고서

예비 보고서기본논리게이트담당교수님:제출일자 :학번 :이름 :1. 목 적기본논리게이트인 NOT, AND, OR, NAND, NOR, XOR 게이트의 동작 특성 및 응용에 대하 ... 여 살펴본다.2. 이 론부울대수란? 0과 1로 된 두 개의 값으로만 표현하고 연산하며, 2진 변수와 논리동작을 취급하는 대수학적 표현이다. 1854년 영국의 수학자 조지 부울이 기본적인 ... 원리를 만들었다. 부울 변수의 기본 논리연산은 논리합, 논리곱 및 논리부정이 있다.1. 논리게이트의 개념 : 디지털 시스템은 1과 0 두 가지 상태만을 가지는 소자들로 구성

리포트 | 6페이지 | 1,000원 | 등록일 2020.12.25 | 수정일 2021.03.05

다운로드 장바구니
논리회로실험 A+예비보고서 4 Multiplexer & Demultiplexer

1. 실험 목적-Multiplexer와 Demultiplexer의 원리를 이해할 수 있다.-Multiplexer와 Demultiplexer의 동작을 실험을 통해 확인할 수 있 ... 다.2. 실험 이론1) 멀티플렉서 (Multiplexer)-여러 개의 입력선 중에서 하나를 선택하여 단일 출력선으로 보낼 수 있게 하는 조합회로이다.-‘먹스’라고 부르기도 하며 다중

리포트 | 9페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
논리회로실험 A+결과보고서 4 Multiplexer & Demultiplexer

1. 실험 과정 및 결과 실험 1-1) 4x1 멀티플렉서 (NAND gate:74HC20과 NOT gate:74HC04를 이용한 회로)이번 실험은 5개의 4-input NAND ... 가지 입력에 따른 출력을 보는 실험이었다. (Enable) 값이 High일 때는 회로가 정상 작동하지 않았으며 Low일 때는 회로가 정상 작동하였다. 모든 입력의 결과가 오른쪽 위 ... 의 Truth table과 같았다. 이는 예비보고서의 예상 결과와 같다. 그러므로 실험 1-1에서 구성한 회로는 4x1 멀티플렉서이며 S1, S0(Select)의 값에 따라서 여러

리포트 | 7페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
논리회로실험 A+결과보고서 3 Adder & Subtracter

1. 실험 과정 및 결과 실험 1) 반가산기(Half Adder) 구성XOR gate(74HC86)과 AND gate(74HC08) 하나씩을 이용하여 반가산기(Half Adder ... )를 구성하였다. A와 B로 표현하는 4가지 입력에 따른 출력은 위의 Truth table이다. 이는 예비보고서의 Truth Table과도 같았다. 실험 2) 전가산기(Full ... Adder) 구성실험 1에서 구성한 두 개의 반가산기와 하나의 OR gate(74HC32)로 전가산기를 구성하였다. 모든 입력(A, B, 으로 표현하는 8가지)에 따른 출력은 위

리포트 | 5페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
서강대학교 디지털논리회로실험 7주차 - Counter와 State Machine 설계

1. 실험 목적비동기/동기 Counter의 구조와 동작원리를 이해한다. 그리고 Mealy/Moore State machine을 분석하고 설계할 수 있는 능력을 기르고, ISE ... 의 bus 구현에 대해 배운다.2. 실험 이론● CountersCounter는 일정한 주기를 가지고 0과 1의 신호를 반복하는 Clock 신호에 따라 0부터   까지, 혹은 ... 적으로, 차례대로 출력하는 순차 논리회로로서, 보통 n개의 flip-flop을 연결하여 구성된다. 이 경우 n-bit binary counter라고도 한다.Counter는 크게 비동기

리포트 | 32페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니

이전10개 7 8 9 10 111213 14 15 16 다음10개

파워링크

신청하기