• AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • 통합검색(33,110)
  • 리포트(28,885)
  • 자기소개서(1,510)
  • 시험자료(1,328)
  • 방송통신대(1,256)
  • 논문(73)
  • 서식(40)
  • 노하우(8)
  • ppt테마(7)
  • 이력서(3)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

사회복지조사론 verilog 사회과학 심리학 전전설2 레포트 사회조사분석사 논리회로 설계 디지털공학실험 vhdl
판매자 표지는 다운로드시 포함되지 않습니다.

"논리실험" 검색결과 241-260 / 33,110건

  • 자료 표지
    아주대학교 논리회로실험 / 10번 실험 D/A, A/D Converter 예비보고서
    10번 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 10. D/A & A/D Converter (DAC & ADC)1. 회로 결선도 ... ※ 한쪽 면에 하나의 실험 결선도를 작성하려는 과정에서 일부 저항은 빵판의 칸을 차지하지 않는다고 가정하였음2. 실험 목적본 실험에서는 아날로그 신호와 디지털 신호 상호 간 변환 과정 ... 을 확인한다. 아날로그 신호를 디지털로 변환하는 데는 표본화, 양자화, 부호화가 이루어지는데, 본 실험에서는 이러한 과정을 ADC 회로를 구성하여 이러한 일련의 동작 원리에 대해
    리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20
    다운로드 장바구니
  • 자료 표지
    아주대학교 논리회로실험 / 10번 실험 D/A, A/D Converter 결과보고서
    10번 실험 결과 보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 10. D/A & A/D Converter1. 실험 과정 및 결과 분석1번 실험1 ... 번 실험 회로 결선도1번 실험 스케메틱1. 실험에 필요한 소자와 전원을 준비한다.2. 7490 소자에 각 핀에 필요한 입력을 대입한다.(14번 핀 ? CLK, 2,3,6,7 핀 ... 출력과 연결해준다. 이후 각 출력에 해당하는 저항을 직렬로 연결해준다.7. 741 AMP의 결선도에 맞게 회로를 구성하고 출력을 확인한다.8. 저항의 값을 바꾸는 등 실험의 조건
    리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20
    다운로드 장바구니
  • 자료 표지
    홍익대학교 전전 실험1 기본논리게이트 결과보고서
    실험1 기본논리게이트 결과보고서실험 제목 : 기본논리게이트목적 : 기본논리게이트인 NOT, AND, OR, NAND, NOR, XOR 게이트의 동작 특성 및 응용에 대하 ... 여 살펴본다.결과(1) 2입력 AND, OR, NAND, NOR, XOR 게이트AND OR NAND NOR XOR논리게이트 진리표 (단위: V)입력ANDORNANDNORXORAB전압논리전압 ... 논리전압논리전압논리전압논리00*************0011011111000(2) NAND 및 NOR 게이트의 응용 (단위: V)입력출력AB회록(f)회로(g)전압논리전압논리
    리포트 | 2페이지 | 1,000원 | 등록일 2020.12.25 | 수정일 2021.03.05
    다운로드 장바구니
  • 자료 표지
    논리회로실험 A+예비보고서 5 Decoder & Encoder
    1. 실험 목적-Decoding과 Encoding의 코드 변환 동작에 관해 실험할 수 있다.-Decoder와 Encoder의 동작원리를 이해할 수 있다.2. 실험 이론1) 디코더
    리포트 | 9페이지 | 1,000원 | 등록일 2020.10.09
    다운로드 장바구니
  • 자료 표지
    논리회로실험 A+결과보고서 5 Decoder & Encoder
    1. 실험 과정 및 결과 실험 1) 2X4 Decoder이번 실험은 4개의 AND gate와 2개의 NOT gate를 1개의 74HC04(NOT gate)칩과 1개의 74HC08 ... 칩(2-input AND gate)을 이용하여 2x4 Decoder를 구성하고 입력에 따른 Decoder의 출력값을 보는 실험이었다. 두 입력의 조합(=4개)에 따른 출력 결과 값 ... 수 있었다. 실험 2) BCD to Decimal Decoder실험 2는 74HC42칩(BCD to decimal decoder (1-of-10))을 이용하여 4비트의 조합
    리포트 | 6페이지 | 1,000원 | 등록일 2020.10.09
    다운로드 장바구니
  • 자료 표지
    [논리회로설계실험] Xor gate & Xnor gate (logic gate 구현)(성균관대)
    I. 실험 목표 및 내용A. 실험 목표Verilog HDL을 이용하여 일반적으로 사용되는 basic gate 중 XOR Gate와 XNOR Gate를 behavioral ... , Dataflow, Gate level 형식으로 구현하고 각각의 형태가 일치함을 확인한다.B. 자세한 실험 내용 및 설명i. Gate 설명 및 진리표 작성 XOR GateXor gate ... 란, 수리논리학에서 주어진 2개의 명제 가운데 1개만 참일 경우를 판단하는 논리 연산이다. 홀수 개의 input이 ‘1’일 때 output이 ‘1’이며, 짝수 개의 input이 ‘1
    리포트 | 8페이지 | 1,500원 | 등록일 2024.06.07 | 수정일 2025.06.09
    다운로드 장바구니
  • 판매자 표지 자료 표지
    광운대 기초전자회로실험(기전실) 예비레포트(멀티플렉서, 논리회로 간소화)(만점)
    5주차 예비레포트1. 실험 제목- 논리회로의 간소화-- 멀티플렉서를 이용한 조합논리2. 실험 목적- 논리 회로의 간소화1) 무효 BCD- 코드 감지기에 대한 진리표 작성2 ... 1 등 다양하게 사용될 수 있으며, 복잡한 신호 처리 시스템의 논리를 간소화 및 최적화할 수 있다는 장점이 있다.5. 실험 방법- 논리회로의 간소화 -무효 BCD-코드 감지기그림 ... 에 부울 표현식을 적어라.3. 실험순서 2에서 표현식을 옳게 적었다면 표현식에는 2개의 곱항이 있고 각 항들에 문자 D가 포함되어 있을 것이다. 이 표현식을 만족하는 논리회로는 바로
    리포트 | 10페이지 | 1,500원 | 등록일 2025.06.22
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 2 실험결과보고서
    Chapter 1. 실험 목적Verilog HDL을 통해 FPGA를 이용하여 Full adder와 D 플립플롭을 설계해본다.Chapter 2. 관련 이론ü Verilog HDL
    리포트 | 6페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 3 실험결과보고서
    Chapter 1. 실험 목적Verilog HDL을 통해 FPGA의 7 segment를 이용하여 Timer를 설계해본다.Chapter 2. 관련 이론ü Verilog HDL
    리포트 | 7페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] [A+] 2021-1학기 논리설계및실험 Counter 실험결과보고서
    Chapter 1. 실험 목적Counter에 대해 이해하고 10진 카운터를 설계할 수 있다.Chapter 2. 관련 이론 * Flip-Flops -엣지 트리거: 출력은 0에서 1
    리포트 | 5페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 1 실험결과보고서
    Chapter 1. 실험 목적Verilog HDL을 통해 FPGA를 이용하여 AND gate를 설계한 후 led동작을 확인해본다.Chapter 2. 관련 이론ü Verilog
    리포트 | 4페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 5주차 예비보고서 A+
    디지털 논리실험 및 설계 5주차 예비보고서1. 실험 준비1.1 기본 실험 (2)의 전가산기 [그림 2]는 반가산기 [그림 1] 두 개와 하나의 OR 게이트로 이루어져 있 ... = AB + (A十B)C1.2 응용 실험 (1), (2)의 회로를 구현하시오.전가산기 두 개를 직렬로 연결하면 두 자리 이진수의 덧셈 연산을 할 수 있는 논리회로가 구현될 것이 ... 다. [그림 2]의 회로가 전가산기로 동작하는 원리를 설명하시오.가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력
    리포트 | 5페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 10주차 예비보고서 A+
    디지털 논리실험 및 설계 10주차 예비보고서1. 실험 준비1.1 비동기식 카운터와 동기식 카운터의 작동 원리와 차이점에 대하여 서술하시오.카운터란 일정한 state가 반복 ... 기 때문이다.1.3 응용 실험 (1)이 십진 카운터로 동작하는 원리에 대하여 서술하시오.4bit 카운터는 0000~1111즉 0부터 15까지의 숫자를 나타낸다. 하지만 십진 카운터 ... ~9를 반복하는 십진 카운터의 역할을 하는 것이다.1.4 응용 실험 (2)가 십진 카운터로 동작하는 원리에 대하여 서술하시오.입력 J, K가 모두 1일 때 toggle이 일어난다
    리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+보장]한양대에리카A+맞은 레포트,논리회로설계및실험, Decoder & Encoder 실험
    Chapter 1. 실험 목적게이트를 활용하여 Decoder, Encoder를 설계해서 둘의 관계를 알게되고 LED BAR를 사용해서 Decoder를 동작시켜보자Chapter 2
    리포트 | 8페이지 | 2,500원 | 등록일 2024.05.21
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 1주차 예비보고서 A+
    디지털 논리실험 및 설계 1주차 예비보고서1. 실험 준비1.1 AND 게이트7408의 datasheet를 읽는 법을 간단하게 서술하고 기본 실험 (1)의 회로를 어떻게 결선 ... CHARACTERISTICS:교류(AC)를 연결했을 때의 특성이다.-기본 실험(1)은 2개의 값을 입력받아 1개의 값을 출력하는 And 게이트로, (1,2), (4,5), (9,10), (12,13)번 핀 ... 되면 ‘쇼트’가 일어나 회로에 갑자기 큰 전류가 흘러 부품이 모두 타버릴 수 있다.1.3 기본 실험 (4)의 회로를 구현하시오.1.4 응용 실험 (2)의 회로를 구현하시오.1.5 응용
    리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 2주차 예비보고서 A+
    디지털 논리실험 및 설계 2주차 예비보고서1. 실험 준비1.1 NAND 게이트 7400, NOR 게이트 7402, XOR 게이트 7486의 datasheet를 확인하시오.-앞부분 ... (0), H : high(1)를 의미한다,1.2 기본 실험 (4)의 회로를 구현하시오.A, B를 NAND 게이트로 입력받고 출력값을 또 하나의 NAND 게이트의 두 입력값으로 한다 ... .1.3 응용 실험 (1), (2), (3)의 회로를 구현하시오.-응용 실험 (1)-응용 실험 (2)-응용 실험 (3)1.4 응용 실험 (3)의 결과를 예상하고 이유를 서술하시오
    리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 9주차 예비보고서 A+
    디지털 논리실험 및 설계 9주차 예비보고서1. 실험 준비1.1 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인 ... .3 응용 실험 (2)에서 초기화 하는 과정을 자세히 서술하시오.응용 실험 (2)는 링 카운터로, 초기화 하기 위해서는 하나의 출력만 1을 출력하고 나머지는 0을 출력해야 한다 ... -flop에는 1,0을 입력하여 CLR을 활성화시켜 0을 출력하도록 한다.2. 실험 결과2.1 기본실험 (1)CLKDQ0Q1Q2Q3??11000??00100??11010
    리포트 | 5페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 6주차 예비보고서 A+
    디지털 논리실험 및 설계 6주차 예비보고서1. 실험 준비1.1 ALU 74181의 datasheet을 읽고 네 자리 이진수의 덧셈을 74181을 이용하여 어떻게 구현할 수 있 ... 는지 설명하시오.ALU는 산술 논리 연산 장치로(Arithmetic Logic Unit), 두 개의 4비트 문자를 입력받고 16가지의 논리 연산과 16가지의 산술 연산을 수행하여 4 ... 비트의 출력값을 내보낸다. 이 16가지의 논리 연산과 산술 연산은 M, S0, S1, S2, S3 총 5가지로 선택할 수 있다.다음은 ALU 74181의 구조도와 수행할 수 있
    리포트 | 7페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 4주차 예비보고서 A+
    디지털 논리실험 및 설계 4주차 예비보고서1. 실험 준비1.1 멀티플렉서와 부호기(encoder)의 차이를 설명하시오.- 멀티플렉서는 n개의 입력값을 받고 그 중 하나의 값 ... 를 이용하여 기본 실험 (2)를 어떻게 결선할 수 있는지 설명하시오.- Demultiplexer는 쉽게 말해 Output 단자를 선택하는 단자이다. 그리고 1-of-3 ... 경우이므로 출력단자 중 하나를 선택하는 기능을 하는 Demultiplexer와 같은 기능을 수 있다.1.5 응용 실험 (1)이 8-to-1 멀티플렉서로 동작하는 원리를 자세히
    리포트 | 7페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 8주차 예비보고서 A+
    디지털 논리실험 및 설계 8주차 예비보고서1. 실험 준비1.1 Gated D Latch의 동작에 대해 설명하시오.Latch는 Enable의 레벨(0또는 1)에 따라 1비트의 정보 ... 을 그대로 Q로 출력한다.1.3 D Flip-flop 7474의 datasheet를 확인하시오.1.4 T Flip-flop의 동작에 대해 설명하시오.＊응용 실험 (1)에서 결선할T ... -0을 출력할 것이다. 결과적으로 Q의 값은 뒤집어진다.따라서 T Flip-flop은 T에 1이 들어올 때마다 Toggle이 일어난다.1.5 응용 실험 (1)과 응용 실험 (2
    리포트 | 7페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 09월 18일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
12:19 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기