"회로설계실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계실습 전기회로설계실습 아날로그 전기회로 LPF와 HPF설계 DMM oscillator 설계 분압기 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"회로설계실습" 검색결과 2,321-2,340 / 4,967건

Common Emitter Amplifier의 주파수 특성 예비보고서

설계실습 7.Common Emitter Amplifier의주파수 특성1. 목적이전 실험에서 설계한 emitter 저항을 사용한 Common Emitter Amplifier의주파수 ... ) 3.1(A) 이전 실험의 2차 설계 결과회로(Ri 추가)에 대하여 모든 커패시터의 용량을 10 uF으로 하고 CE증폭기에 100 kHz, 20 mVpp 사인파를 입력하였을 때 ... Resistor 가변저항 500 Ω2개Capacitor 0.1 uF3개Capacitor 10 uF3개3. 실계실습 계획서3.1 Common Emitter Amplifier의 주파수특성(그림

리포트 | 12페이지 | 1,000원 | 등록일 2021.06.18

다운로드 장바구니
판매자 표지

[A+] 중앙대 전기회로설계실습 6차 결과보고서

설계실습 6. 계측장비 및 교류전원의 접지상태의설계 결과보고서학생이름 : xxx학번 : 20xxxxxx학수번호 : xxxxx-xx실험조의 번호 : x조실험조원의 이름 : xxx ... 하는 함수발생기(function generator)이다. 본 실습을 통해 교류 신호의 특성과 측정방법, 함수발생기의 사용법을 아는 것이 필요하다.2. 설계실습 결과2.1(a) 벽면 ... 하기 위한 다양한 회로를 구성하고 실험해 보았다. 여기서 중요한 점은 오실로스코프의 CH1과 CH2 접지는 오실로스코프의 내부에서 단락되어 있으므로 하나의 접지만 회로에 연결

리포트 | 17페이지 | 1,000원 | 등록일 2023.01.19

다운로드 장바구니
판매자 표지

설계실습 4. MOSFET 소자 특성 측정 예비레포트

설계실습 4. MOSFET 소자 특성 측정예비 레포트전자전기공학부3.1 MOSFET의 특성 parameter 계산(A) Data Sheet를 이용하여 , 을 구하여라. (사용 ... MOSFET 회로도 구성 및 시뮬레이션 (OrCAD PSPICE)(A) OrCAD를 이용하여 그림 1의 회로도를 설계하여라.(2N7000/FAI 이용, 와 MOSFET 게이트 연결 ... 을 구하여라.이번 실험의 회로는 2N7000 MOSFET 소자를 활용한 회로인데 교재에 따르면 이 소자는 증폭기가 아닌 스위치 소자에 적합한 부품으로 Cutoff 영역

리포트 | 6페이지 | 1,000원 | 등록일 2021.03.09 | 수정일 2021.03.12

다운로드 장바구니
판매자 표지

[A+] 중앙대 전기회로설계실습 6차 예비보고서

설계실습 6. 계측장비 및 교류전원의접지상태의 측정방법설계예비보고서학생이름 : xxx학번 : 20xxxxxx학수번호 : xxxxx-xx실험조의 번호 : x조실험조원의 이름 ... - 부품리드저항 (51 Ω 또는 50 Ω, 3.3 ㏀, 6.8 ㏀, 1 ㏁, 1/4 W, 5 %): 각각 3 개가변저항 (20 ㏀, 2 w): 2 개3. 설계실습 계획서3.1. DMM ... 을 각각 확인한다.(b) 3.3kΩ에 걸리는 전압 파형을 scope로 관측할 수 있는 연결도와 측정방법을 설계하여 제출하라.회로는 6.8kΩ에 걸리는 전압 파형을 관측하는 회로와 비슷

리포트 | 5페이지 | 1,000원 | 등록일 2023.01.19

다운로드 장바구니
디지털 시스템 설계 및 실습 전감산기 설계

와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합 논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if ... 전감산기 설계1. 실습목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 빌림수를 고려해야한다. 그리고 감산한 결과

리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
디지털 시스템 설계 및 실습 디멀티플렉서 설계 verilog

디멀티플렉서 설계1. 실습 목적디멀티플렉서는 하나의 입력을 여러 개의 출력 중 하나로 전송한다. 4*1 디멀티플렉서는 하나의 입력을 4개의 출력 중 하나로 전송하며, 선택된 출력 ... 다. 따라서 이번 실습에서는 디멀티플렉서의 동작을 이해하고, Verilog 또한 VHDL이 회로로 합성되는 과정을 이해한다.2. 디멀티플렉서의 진리표S1S0Y0Y1Y2Y300I ... ; #50;S = 1; #50;S = 2; #50;S = 3; #50$finish;endendmodule5. 실습 결과 화면case문을 사용할 때에나 if~else문을 사용할 때에나 출력은 똑같다.

리포트 | 5페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
Oscillator 설계 예비보고서

설계실습 10.Oscillator 설계1. 목적OP-Amp를 이용한 Oscillator (신호발생기)를 설계 및 측정하여 positive feedback의 개념을 파악 ... -Amp : UA741CP2개저항 (1 kΩ, 1/2W)4개가변저항 (5 kΩ, 1/2W)2개세라믹 커패시터 (0.47 ㎌)1개3. 설계실습 계획서3.1 OrCAD PSPICE ... 하고, 피드백 회로의 parameter 변화에 따른 신호 파형에 대해 학습한다2. 준비물 및 유의사항DC Power Supply (2channel)1대Digital Multimeter (이하

리포트 | 8페이지 | 1,500원 | 등록일 2021.06.18

다운로드 장바구니
전전설2 실험2 예비보고서

의 Schematic 설계를 수행해 본다.Schematic 설계는 ISE가 제공하는 여러 가지 종류의 logic gate 심볼을 직접 불러와서 배치하고 연결함으로써 디지털 회로를 디자인 ... 를 구현한다면 FPGA를 사용할 것이고, 단순한 논리회로를 설계한다면 CPLD를 이용할 것이다.- 일반 FPGA 는 어디로 배선될지 모르지만(로직 활용도에서 우수) CPLD는 가운데 ... 에 나와있는대로 로직을 설계하고, a,b,x에 알맞은 핀을 연결해준다.[실습 2]: Single-bit half Adder 설계교안에 나와있는대로 half adder를 설계한다. A

리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

다운로드 장바구니
현대자동차 R&D 포트폴리오 면접 템플릿, 면접관이 더 물어볼 거 없다고 한 양식

컴퓨터응용해석 바이오센서 기계 실험 2 의용계측 시스템설계 컴퓨터프로그래밍 실습 미분적분학 확률및통계학 일반 생물학 선형 대수학 수치해석 기초전산공학 기계학습 경영경제자료 분석및 ... ABAQUS 데이터 수집 및 처리 설계 툴 활용 업무 효율화 공학 제도 공학 수학 컴퓨터 응용 해석 계측 시스템 설계 컴퓨터 프로그래밍 및 실습 확률 및 통계학 수치 해석 빅데이터 ... ) 데이터 2. 졸음운전 방지 모니터링 시스템 설계 및 제작 설명 : 심박센서와 조도센서 온도센서로 회로 설계 후 , 졸음 유무와 값을 매핑하는 시스템 제어로직 작성 역할 : DAQ

ppt테마 | 8페이지 | 9,900원 | 등록일 2021.12.10 | 수정일 2024.04.04

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

를 이용하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 ... 배치하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration까지 수행해서 동작을 확인 ... UNIT PRICE가 최저이고, 고집적도와 고성능화를 달성하여 고속, 저전력 IC 개발이 가능하다. 또한 독자적 설계에 의한 회로의 KNOW-HOW, 장치의 KNOW-HOW에 대한

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

다운로드 장바구니
판매자 표지

성결대 논리회로실습 기말고사

멀티플렉서 등 조합 논리 회로 설계.순차 논리 회로 설계플립플롭(RS, D, T, JK)을 사용한 레지스터, 카운터 설계.FPGA 및 HDL 실습Verilog 또는 VHDL을 이용 ... 관찰.3. FPGA 활용 실습목적: 조합 논리 회로를 Verilog로 설계하고 FPGA 보드에서 구현.과정:반가산기를 Verilog로 설계.FPGA 보드에 설계를 다운로드하여 동작 ... 확인.학습 성과기초 회로 설계 능력 배양실습을 통해 부울 대수를 활용한 효율적인 회로 설계와 간소화 능력을 배웁니다.디버깅 기술회로의 문제점을 분석하고 해결하는 방법을 익힙니다

시험자료 | 4페이지 | 45,000원 | 등록일 2024.12.06

다운로드 장바구니
계층적 설계 회로의 실시간 시각적 디버깅 방안연구 (A Study on the Real-Time Visual Debugging of Hierarchically Designed Logic Circuits)

해서는 다양한 컨텐츠 개발과 더불어 가상 실험 실습 과정의 시각적 결과 확인 방법이 반드시 필요하다. 본 논문에서는 계층적 디지털 논리회로 설계시 원하는 계층의회로 동작을 실시간 ... 시간으로 동작시키고 그 결과를 화면에 표시토록 함으로써 회로 동작을 시각적으로 확인 가능하도록 설계되었으며, 다양한 계층적 설계 회로의 적용을 통해 그 유용성을 검증 ... 으며, 교육 분야의 경우 대표적인오프라인 교육 방식의 실험 실습 교과목에서도 온라인상의 가상 실험 실습 등을 통한 교육이 시도되고 있다.이러한 온라인 교육에서 교육적 효과를 높이기 위

논문 | 8페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
판매자 표지

아날로그및디지털설계실습 예비보고서 9주차

아날로그 및 디지털 회로 설계실습예비보고서 99. 4-bit Adder 회로 설계9-1. 실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계 ... 파워서플라이 (Power supply1대함수발생기 (Function generator)1대점퍼선다수9-3. 설계실습 계획서9-3-1 전가산기 설계(A) 전가산기에 대한 진리표를 작성 ... 를 설계한다.[S에 대한 2-level 로직 회로][Cout에 대한 2-level 로직 회로](D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.[XOR

리포트 | 5페이지 | 1,000원 | 등록일 2025.07.26

다운로드 장바구니
전기회로설계실습 실습4 결과보고서

설계실습 4.Thevenin 등가회로 설계* 실습 목적Thevenin과 Norton의 정리를 이해하고 이를 이용하여 등가회로를 설계하는 방법을 익힌다.1. 서론Thevenin ... 의 저항값을 측정해보았다. 실습 결과에 큰 영향을 줄 정도는 아니지만 약 1%의 오차가 존재하였다.이론값측정값오차율1000ohm 991.2ohm 0.88%세 번째, 회로 설계를 잘못 ... 를 이용하면 복잡한 회로의 출력단자에 연결된 부하에 걸리는 전압과 전류를 이론적으로 또는 실험적으로 쉽게 구할 수 있다. 일상 시엔 교재에서 다루는 회로보다 훨씬 복잡하게 설계

리포트 | 4페이지 | 1,000원 | 등록일 2024.08.16

다운로드 장바구니
판매자 표지

아날로그및디지털설계실습 예비보고서 12주차

아날로그 및 디지털 회로 설계실습예비보고서 1212. Stopwatch 설계12-1. 실습목적Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양 ... 한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양한다.12-2. 실습 준비물부품Inverter 74HC ... 12-3. 설계실습 계획서설계실습 방법에 나온 Stopwatch 제작 과정 중, 12-4-1 ~ 12-4-4 에 필요한 회로 결선도를 그리시오. 단, 회로도를 그릴 때, VCC

리포트 | 6페이지 | 1,000원 | 등록일 2025.07.26

다운로드 장바구니
판매자 표지

[A+결과보고서] 설계실습 4. Thevenin 등가회로 설계

전기회로설계실습 결과보고서설계실습 4. Thevenin 등가회로 설계이름(학번):조 번호:실험 조원:실험날짜:제출날짜:요약. Thevenin 등가회로를 설계, 제작, 측정 ... 적으로 쉽게 구할 때 매우 유용하게 적용된다. Thevenin 등가회로는 어떠한 복잡한 회로라도 하나의 전압원과 하나의 임피던스로 나타낼 수 있다2. 설계실습 결과4.1RL에 걸리는 전압 ... 라고 분석할 수 있다. 이번 Thevenin 등가회로 설계 실습을 통해 여러 개의 저항들이 복잡하게 연결되어 있는 회로를 하나의 저항을 통해 간단하게 표현 할 수 있는 방법이 있

리포트 | 4페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
전기회로설계실습 실습4 예비보고서

.k OMEGA, 3.3수식입니다.k OMEGA가변저항: 20수식입니다.k OMEGA, 2W급 2개[3. 설계실습계획서]그림 1과 같이수식입니다.R _{L}이 부하인 브리지회로 ... 의 Thevenin 등가회로를 이론 및 실험으로 구하고 비교하려 한다.그림입니다.원본 그림의 이름: 전기회로설계실습 실습 4 그림-1.jpg원본 그림의 크기: 가로 1400pixel ... , 세로 1050pixel[3.1] 브릿지회로에서수식입니다.R _{L}에 걸리는 전압과수식입니다.R _{L}에 흐르는 전류는 얼마인가?그림입니다.원본 그림의 이름: 전기회로설계실습

리포트 | 4페이지 | 1,000원 | 등록일 2024.08.13 | 수정일 2024.08.16

다운로드 장바구니
판매자 표지

분압기(Voltage Divider)설계 결과보고서

설계실습 3. 분압기(Voltage Divider)설계결과보고서4. 설계실습내용 및 분석4.1 (a) 실험계획 3,1의 회로를 구성하여 출력전압을 측정하여 기록하라.측정회로 ... } over {3+8.9} =8.975V가 나온다. 따라서 최종회로는 설계조건에 부합하는 회로가 된다.5. 검토사항전체적으로 설계실습이 잘 되었는가? 잘 되었다면 무슨 근거로 잘 되 ... 었다고 생각하는가? 잘 안되었다면 그 이유는 무엇이라고 생각하는가? 설계실습 계획서는 잘 작성되었다고 생각하는가? 계획서에서 자신이 설계한 회로 또는 방법이 틀렸다면 왜 틀렸다고 생각

리포트 | 5페이지 | 3,000원 | 등록일 2023.09.29

다운로드 장바구니
판매자 표지

논리설계 및 실험 11 레포트 (베릴로그 HDL 2)

실습 용어 및 이론: HDL은 Hardware Description Language의 줄임말이며 FPGA 또는 집적회로를 설계할 때 쓰이는 언어를 뜻한다. 즉 ... Chapter 1. 실험 목적- 지난주 베릴로그 실습에 이어(AND, OR gate 설계) Full Adder을 설계 할 수 있다.Chapter 2. 관련 이론1. Verilog ... 로 구성이 되었으며 모듈단위로 설계한다. VHDL도 회로를 설계할 수 있는 언어이다. 학교에서 FPGA로 설계를 진행 할 때는 HDL을 사용한다.

리포트 | 6페이지 | 2,000원 | 등록일 2025.01.20

다운로드 장바구니
판매자 표지

[A+결과보고서] 설계실습 3. 분압기(Voltage Divider) 설계

전기회로설계실습 결과보고서설계실습 3. 분압기(Voltage Divider) 설계이름(학번):조 번호:실험 조원:실험날짜:제출날짜:요약. 부하효과를 고려하지 않은 분압기를 설계 ... 하고, 실용적인 분압기의 설계 방법을 익힌다.2. 설계실습 결과4.1(a) 3.01V가 측정된다. 이는 3V 10%의 조건을 만족하며 IC chip이 연결되지 않았을 때 9V 이상 걸리 ... 가 다르므로 실제 실험에서 진행한 회로로 작성하였다.회로의 구성은 위의 그림과 같이 진행하였고 측정치와 설계치를 비교하기 위해 설계치를 구하면, 6.2kΩ과 직렬 1kΩ 병렬 1kΩ

리포트 | 5페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니

이전10개 112 113 114 115 116117118 119 120 121 다음10개

파워링크

신청하기