"논리회로설계실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 게임 논리회로 verilog vhdl 실험12 멀티플렉서 두더지 잡기 디코더와 인코더 비동기 카운터 plc 자소서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계실험" 검색결과 2,181-2,200 / 2,284건

일본 물질, 재료연구기구(NIMS)의 발자취와 현황

3료창제에 관한 연구- 전자?광 극미세 응답의 해명과 반도체기능 발현에 관한 연구- 가상실험기술을 활용한 재료설계 통합시스템의 개발- 방사광을 이용한 연구 및 시설설비의 통합 ... - 전자파소자 재료 : 현재 전자선 노광기술에서 100nm가 한계인 미세가공능력을 훨씬 넘어선 1nm 수준의 단일회로 패턴의 제작 및 평가기술 개발- 논리연산소자용 재료 : In ... 재료 등에 관한 연구를 기본으로 한 쯔꾸바 건설 3개년 계획을 작성하였다. 이 계획에 근거하여 초전도재료 실험동(‘75년)과 특수환경 중고온특성 실험동(’76년)이 각각 완성

리포트 | 13페이지 | 1,000원 | 등록일 2006.10.23

다운로드 장바구니
4-Phase clock 발생기 결과

의 파형은 4PHASE CLOCK이 됨을 알았다. 책에 나오는 순서대로 파형을 그림.4. 실험 4.에서 도출된 회로를 그리시오.{⇒ 다음과 같은 파형을 만드는 회로이다. 결과 3 ... 4-Phase clock 발생기결과 보고서1. 실험 1.의 결과를 도시하라.{⇒ 시뮬레이션 했을 때는 rising edge에서 동작하는 걸로 나왔는데 실제 실험할 때는 그림 ... 다가 falling edge에서 동작한다고 나온다. 밑의 그림은 참고 사항이다.따라서 유추해 볼 때 칩을 만든 회사에 따라서 동작하는 순간이 달라지는 것 같다.{2. 실험 2.의 결과

리포트 | 4페이지 | 1,000원 | 등록일 2004.03.21 | 수정일 2014.08.20

다운로드 장바구니
[정보통신]카운터에 관한 보고서

4개의 플립플롭이 필요하다. 2진 순차를 따르지 않는 BCD카운터를 설계하기 위해서는 설계자의 재능과 창의력이 요구된다.{아래 그림은 위 회로도의 동작을 설명하는 출력 파형도 이 ... 일때만 리세트 펄스 0이 나와야 되므로 X=(A?B)'이 되므로 X를 조합 논리회로로 만들어 리세트 단자에 접속.동일한 방법으로 6진 카운터를 구성하면 B=C=1일 때 리세트{비 ... 진 카운터.동기 순서회로의 설계는 상태의 천이표가 주어지면 이에 따라 입력과 현상태에 돼한 다음 상태를 얻기 위해 어떤 플립플롭을 사용하고 그 플립플롭의 다음 상태는 어떤 제어

리포트 | 9페이지 | 3,000원 | 등록일 2003.06.21 | 수정일 2015.08.26

다운로드 장바구니
[전자공학] 디지털시계 텀 제안서

DataSheet1. 목 표■ 한 학기 동안 실험을 하며 배웠던 기본 / 순차논리회로의 동작을 응용하여 카운터가 기본이 되는 디지털 시계를 직접 설계/제작 해본다.■ 디지털 시계 기능 ... 목 차1.목 표2.(1)(2)(3)(4)(5)동작이론분주기설계카운터설계시계 및 시 조정 회로 설계Stopwatch 설계시간표시 디코더 설계3.Pspice전체회로도4.사용소자 ... 할수가 있다.STOP WATCH 설계시에는 0.01초 단위로 클럭을 맞추어야 하므로 키트의 클럭에 따라 각 분주기를 만들면 된다.또한 세그먼트표현회로에는 매우 빠른 클럭이 인가

리포트 | 15페이지 | 1,000원 | 등록일 2004.12.17

다운로드 장바구니
[실험보고서] 10진 카운터 제작

로 변환해 주기 때문에 집적회로 설계자에 의해 디코더라 명명되었지만, 실제로는 4비트 십진수를 7비트 코드로 변환하는 코드 변환기이다.6.실험 과정아래의 회로도와 같이 회로를 구성 ... 해본다.4.실험 장비SMPS, function generator, 74LS90, 74LS47, 7 Segment, 저항(330)5.실험 이론(원리)Logic gate논리게이트 ... (Logic gate)는 디지털 언어인 0과 1을 나타내는 데 없어서는 안될 컴퓨터 부품이다. 불대수의 기본연산인 논리합, 논리곱, 논리 부정 등의 연산을 실행하기 위한 회로로서 논리게이트

리포트 | 21페이지 | 1,000원 | 등록일 2003.12.21

다운로드 장바구니
[논리회로실험]특수 코드 카운터

의 설계방법을 익힌다.[기본이론]동기식 카운터는 설계 방법으로 우선 설계하고자 하는 회로의 상태도를 작성한 후 각 상태에 Flip Flop의 상태를 할당하는 상태 할당을 수행한다. 일반 ... 하게 된다.따라서 상태 할당에 따라 카운터의 종류가 구분될 수 있다.디지털 회로에서 사용되는 대표적인 코드로서 Binary 코드 외에 ASCII코드, Excess-3 코드, BCD ... Gray 카운터 설계000 → 001 → 011 → 010 → 110 → 111 → 101 → 100 → 000 ···1 State Diagram{{{{{{{{2 여기표 작성 : JK

리포트 | 10페이지 | 1,500원 | 등록일 2004.09.18

다운로드 장바구니
[전기설비]전기설비실험

R E P O R T전기설비실험학 번 :성 명 :제출일 :목 차1. 시퀀스란? ……………………………………………………………… 32. 스위치의 종류 ... …………………………………………………………… 73. 릴레이의 구조 및 동작원리 ……………………………………………114. 마그네트의 구조 및 동작원리 …………………………………………145. 시퀀스 회로도에 따른 실체배선 ... 또는 일정한 논리에 따라서 제어의 각 단계를 차례로 진행해 가는 제어를 시퀀스 제어라한다.예) 전기세탁기의 시퀀스 제어① 스타트 스위치 누름② 항상 정해진 순서에 따라 작동

리포트 | 18페이지 | 1,000원 | 등록일 2006.03.17

다운로드 장바구니
[전자공학 ] VHDL으로 7 segment 디코더 설계

기 때문에 집적회로 설계자에 의해 디코더라 명명되었지만, 실제로는 4비트 십진수를 7비트 코드로 변환하는 코드 변환기이다.{[그림 1-2] 7-세그먼트의 외부 모양 및 내부 구조7 ... ▲ 이 론이번 실험은 2개의 2bit 입력을 받아서 7-Segment를 동작시키는 실험이다.먼저 2bit - 2input을 받아서 더한값을 3bit로 출력한다. 이때에 최대값 ... 은 3+3=6이므로 110을 넘지 않는다. 다시말해, 첫 번째 회로를 거친 값은 2진수로 0∼110 사이의 값을 가지게 된다.첫 번째 값의 출력 3*8Decoder의 입력으로 들어가

리포트 | 8페이지 | 1,500원 | 등록일 2004.03.11 | 수정일 2021.12.21

다운로드 장바구니
[전자회로실험] 기본 논리 함수 및 gate와 가산기

실험 #7 기본 논리 함수 및 gate와 가산기7.1 실험목적1. 몇 개의 IC들의 논리도 및 핀 접속도를 참조하여 각 gate의 입출력 관계를 알아본다.2. 기본논리소자를 이용 ... 하여 조합논리 회로를 구성하고 기본논리 특성을 이해한다.3. 가산기 회로를 구성한다.1) 회로를 보고 진리표를 작성하여 결과를 예측한다.2) 도면의 가산기 회로를 배선한다.3 ... GATE만으로 반가산기를 구성하여 본다.5. 계전기의 원리와 특징을 이해한다.6. 센서의 종류와 그 특성을 이해하고 용도를 제시한다.7. 기본논리회로를 이해하고 기본논리식을 유도한다.8

리포트 | 37페이지 | 1,000원 | 등록일 2003.10.25

다운로드 장바구니
[전자공학실험] RS플립플롭, D플립플롭

.시뮬레이션실험 결과이 실험은 74ls74 칩 2개 즉, D플립플롭 4개를 이용해서 5개의 램프가 순서대로 자동점멸하는 회로를 설계하는 것이다. 시뮬레이션 결과에서 보다시피, D플립 ... 결과 레포트 플립플롭1조원991391 김동규991603 전문진991376 고득녕실험결과 174LS00 NAND GATE로 구성된 RS Flip-flop 회로에 대한 동작 상태 ... 원리와 기능을 알수 있었다. 간단한 회로여서 값이 딱딱 나오는 것이 다음 실험에 전력을 다 할수 있게 해주었다.실험 결과2NAND gate를 사용한 RS Flip-flop 의 S

리포트 | 9페이지 | 1,000원 | 등록일 2003.10.18

다운로드 장바구니
[컴퓨터 교육론]컴퓨터 교육 과정론

– 디지털 논리회로 (고등 학교 선택 중심 교육 과정 중 공업계열 전문 교과) 제 7차 교육과정 디지털 논리회로 기본 논리 회로의 개념 이해, 회로 해석 및 설계 능력을 습득- 관련 ... 선택 중심 교육 과정 중 공업계열 전문 교과) 제 7차 교육과정 전자·전산 응용 마이크로프로세서와 CAD에 의한 회로를 설계, 시뮬레이션 할 수 있는 능력 습득- 관련 분야 실무 ... 에 활용 내용 : 마이크로프로세서, CAD, 전자 회의 모의 실험, 컴퓨터 통신망 '전자회로','프로그래밍'과목과 연계하여 지도제 6,7차 컴퓨터 관련 교과 세부 분석고등학교

리포트 | 68페이지 | 2,000원 | 등록일 2005.12.10

다운로드 장바구니
인공지능 경영사례

수 있으리라 기대된다. 예를들면 의료진단이나 고밀도 집적회로가 설계를 하는 시스템이다.5)시각 시스템 및 로봇 - 이 분야는 원격탐사, 군사목적에도 크게 기여할 것으로 기대 ... 지능은 사람이 수행했을 때 지능이 필요로 하는 일인 언어구사 능력, 물체의 식별 능력, 논리적 추론 능력 등의 인간의 지적 능력을 기계가 갖추도록 연구하는 학문과 기술이다. 즉 ... 한 논리 기호와 계산으로만 인간의 지능을 구현하려 하며 명제논리, 서술논리, 추론, 지식표현 등의 기술들이 있다. 이들은 현재 고전 인공지능으로 여겨지며 대표적인 실제 시스템

리포트 | 4페이지 | 1,000원 | 등록일 2007.05.31

다운로드 장바구니
동기형 카운터

한다. 동기 카운터 회로는 순서 논리 회로 구성 방법에 따라 설계된다. 동기형 카운터는 모든 플립플롭이 클럭 펄스에 의해 동시에 트리거 되는 카운터이다.동기 이진 카운터 동기 이진 ... 하면 된다. 각 입력은 카노표를 이용하여 간소화 할 수 있다.동기형 2진 카운터의 상태표와 FF 입력입력의 간소화D FF 의한 설계논리도순차형 카운터와 병렬형 카운터병렬형 동기 ... 시간지연이 적으나 계수회로를 위해서 외부에서 별도의 논리회로를 구성하여야 한다.병렬로드 기능을 갖는 2진 카운터 수를 세는 동작이전에 초기 이진수가 카운터에 저장되도록 하여 이 수치

리포트 | 18페이지 | 1,000원 | 등록일 2003.05.17

다운로드 장바구니
결과. 쉬프트 레지스터

의 결과가 LED를 통해 확인되었다.2. 실험 2.의 결과를 기입하라.다음과 같은 회로를 구성하였다.(입력이 없는 관계로 시뮬레이션할 때 NOR를 사용, 실제 실험때는 AND-GATE ... ) 입력하기 위한 레지스터를 설계할 때 쓰일 수 있겠다.입력된 정보를 다시 port의 확장에 쓰임.결과표는 다음 장으로 넘어감..7. 실험 7.의 결과를 기입하라.실험을 하지 못한 ... Gate로 만으로 회로를 구성하라). 구상한 회로를 설계하고 회로를 연결하여 만들어 보아라. 회로에 단일 펄스를 주어 control로 조절할 수 있는 쉬프트 레지스터를 구성해 보아라

리포트 | 6페이지 | 1,000원 | 등록일 2004.03.31 | 수정일 2014.08.20

다운로드 장바구니
[디지털회로실험] 디지털회로실험

를 이해한다.(3) 가산기와 감산기의 동작을 확인한다.(4) 가산과 감산을 할 수 있는 회로를 설계하는 방법을 익힌다.⇒사용부품 및 사양디지털 실험장치직류전원 공급장치회로시험기 ... (quad 2-input AND gate)2개TTL 7432(quad 2-input OR gate)TTL 7486(quad 2-input XOR gate)⇒회로도 및 모의 실험 결과(1 ... 410100101010101011011001000110001110101011100110100001111111100000010110101011101101010110010111101011011⇒실험 결과 검토(1) 그림 6-11의 반 가산기 실험회로에서 입력 A.B의 변화에 따른 출력값 S와 C를 측정한 표 6-5가 이론치 표

리포트 | 6페이지 | 1,000원 | 등록일 2004.03.09

다운로드 장바구니
[논리회로] 멀티플렉서 및 디멀티플렉서

=11101111101F=111111F(A, B, C, D)=∑m(1, 3, 4, 11, 12, 13, 14, 15)로 표기되는 논리함수를 회로 구현하는 방법 을 살펴보자. 이 때 A, B ... : 7408OR : 74325. 실험 절차(1) 멀티플렉서 회로 그림5(a)를 구성하고 SW0,SW1값을 표1과 같이 변화시키며 Y값을 읽어서표1에 기록한다.(2) 디멀티플렉서 회로 ... 하여 실험에 이용될 모든 회로를 그려라.{(2) LogicWorks를 이용하여 4입력 함수인 식 1을 나타내는 회로를 그려라.식1⇒F(A, B, C, D)=∑m(1, 3, 4, 11

리포트 | 7페이지 | 2,000원 | 등록일 2004.07.23

다운로드 장바구니
[레포트] 신소재 공학

rkeley, MIT-Lincoln Lab, U. Rochester 등의 대학에서 페타 플롭 컴퓨터용 논리회로, 조셉슨 디지털 소자 등에 대한 연구가 활발하게 이루어지고 있 ... 연구에는 한국과학기술연구원, 한국전자통신연구원, 인천대학교가 공동으로 참여하고 있으며, 디지털 회로의 설계, 조셉슨 접합의 특성 향상, 소자 제작 및 측정 등의 분야를 3개 기관 ... 을 얻는다. 그 개략 구성을 그림1에 나타내고 있다. Pod 추진화에 의한 장점은 이하와 같다.1) 선체 설계의 자유도 증가2) 유체저항의 삭감3) 유효 공간의 증가4) 주기관

리포트 | 15페이지 | 1,000원 | 등록일 2007.07.12

다운로드 장바구니
[전자전기실험]전자전기실험 예비리포트 TTL특성 및 응용실험

"라고 부른다)팬 아웃일반적으로 디지털 회로에서 널리 사용되는 TTL이나 CMOS와 같은 표준 논리소자들은 1개의 출력 신호에 접속할 수 있는 입력신호의 수가 제한이 되어 있는데 이 ... {{{{{{전자전기실험(4)실험4 TTL 특성 및 응용실험실험목적TTL(Transistor-Transistor Logic)로 구성된 디지털 IC의 특성 및 동작을 이해한다.TTL ... IC에 사용되는 N채널 MOS를 시초로 한 초고속 응답용과 컴퓨터나 카운터에 사용되고 있는 ECL(Emitter Coupled Losic), 노이즈에 강한 설계로 되어 있

리포트 | 12페이지 | 1,000원 | 등록일 2005.10.26

다운로드 장바구니
[회로이론] Full-adder

에 들은 기억이 있다. 논리 회로의 내용을 개인적으로 재미있게 들었기 때문에 첫 실험레포트 과제로 선택이 되어서 기뻤다. 하지만 이러한 Tool을 이용해 시뮬레이션을 돌려본 것 ... 았다.{=> 정확히 6ns의 Propagation Delay를 갖는다는 것을 알 수 있었다.● 회로도 구성{4. 결과 & 검토Full Adder의 내용은 선수과목인 논리회로 시간 ... 도 처음이어서 그런지 매우 재미있다. 지금 전자회로 실험도 같이 듣고 있는데 거기에서는 OrCad를 사용한다. 그러나 Max+라는 Tool이 클럭을 주기에 매우 편리한 구조로 되어있

리포트 | 6페이지 | 1,000원 | 등록일 2003.04.10

다운로드 장바구니
[디지털회로] 디지털 실험

논리회로 실험장치오실로스코프디지털 멀티메터펄스 발생기12. 시프트 레지스터 및 특수계수기1. 실험목적시프트레지스터와 이들을 변형하녀 구성한 계수기들의 기본 구성과 동작원리를 이해 ... 11. 동기식 계수기의 설계1. 실험목적동기식 계수기의 기본 원리와 그 설계 방법을 익혀 실무에 사용할수 있는 능력을 기른다.2. 이론적 배경동기식 카운터(synchronous ... 시키므로 순간 동작형의 계수회로라고 할 수 있으며 고속계수회로에 이용된다.설계과정은 다음과 같다.① 설계하고자 하는 카운터의 단수를 결정한다.② 카운터에 사용될 플립플롭의 동작표

리포트 | 8페이지 | 1,000원 | 등록일 2003.06.03

다운로드 장바구니

이전10개 105 106 107 108 109110111 112 113 114 다음10개

파워링크

신청하기