"and Edge Computing"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 가트너 UNIST 대학원 4차산업 인공지능 CDN adobe 계수기 회로

판매자 표지는 다운로드시 포함되지 않습니다.

"and Edge Computing" 검색결과 181-200 / 544건

전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL

Logic Design using Verilog HDLpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자Logic ... (26)1.1.13. Loop (28)1.1.14. Timing Control (29)1.1.15. Module(2) (31)2. 실험 방법 및 실험 결과 (35)2.1. AND ... . 실험 이론2.1. HDL전자공학에서 하드웨어 기술 언어(Hardware Description Language)는 전자회로를 정밀하게 기술하는 데 사용하는 컴퓨터 언어이다. 흔히

리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

다운로드 장바구니
애플 Apple 경영전략 마케팅전략 비즈니스분석 디자인혁신

과 의견을 나눔으로써 충성심을 높이기 위해 노력한다 . 그래서 애플은 메가헤르츠 , 기가헤르츠 같은 용어를 사용하지 않고 아래와 같은 표현으로 제품을 소개한다 . “edge to ... edge glass” “retina display” “LED backlighting” 제품은 그 자체로도 마케팅 수단이 될 수 있다 . 애플의 제품들이 고객들이 어떻게 삶을 변화 ... 시킬 수 있는지를 제품을 소개하면서 자연스럽게 보여줄 수 있다 . The iPod isn’t just “a music player and storage device” – it lets

리포트 | 17페이지 | 1,000원 | 등록일 2018.01.18

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (8) 7-Segment and PIEZO Control

7-Segment and PIEZO Controlpost-lab report7-Segment and PIEZO Controlpost-lab report과목명전자전기컴퓨터설계실험2 ... 담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. 7-Segment (03)2.2 PIEZO (04 ... 0012321BA9FND Array0012321BA9(모든 동작은 CLOCK이 positive edge일 때 발생한다.)[표 2] FND와 FND Array에 결과를 출력하는 4비트

리포트 | 22페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
동영상 편집 프로그램의 종류

과 편집시 빠르고 편리하게 작업할 수 있다. 또한 컴퓨터를 이용하여 편집하므로 각종 효과 등을 쉽게 부여할 수 있다.IEEE-1394 : 주변기기를 컴퓨터에 연결하는 고속의 시리얼 ... 당 약 3.5MB로 컴퓨터로 전송 가능)표 1 망IEEE-1394EthernetBluetoothUSB대역폭400Mbps10/100Mbps10Mbps12Mbps장치간의 연결캠코더 ... 와 컴퓨터(비디오 편집 보드, 비디오, 모니터 등)를 연결하기 위한 방법은 다음과 같다.① 콤포지트(Composite) : 아날로그 비디오의 가장 단순한 연결 타입으로 비디오 신호를 전송

리포트 | 15페이지 | 1,500원 | 등록일 2017.06.05 | 수정일 2020.05.06

다운로드 장바구니
4차 산업혁명

Computer Internet Information and Communications Technology (ICT)Fourth I ndustrial Revolutions ... .21.2017), though experts forecast the cutting-edge technology is improving at fast rate and may ... on the brink of a technological revolution that will fundamentally alter the way we live, work and

리포트 | 34페이지 | 3,000원 | 등록일 2017.06.09 | 수정일 2017.06.14

다운로드 장바구니
Labview를 이용한 통신 시스템 시뮬레이션(Function Generator, 오실로스코프) 보고서

한다.c) in Range and Coerce : 입력받은 값이 upper limit과 lower limit의 범위에 있는지 확인하고, x값이 upper limit을 넘으면 x ... Timebase : 측정을 위한 시간축을 설정한다.(Timebase, Position, Record Length)[4. Tektronix DPO MSO 2000 4000 Series Edge ... 때와 마찬가지로 무난하게 이해할 수 있었고, 실험내용 자체보다는 개발환경을 만드는 데 초점을 두었다. 평소에는 연결선이 맞지 않아 실험실 컴퓨터와 장비를 연결할 수밖에 없

리포트 | 28페이지 | 3,000원 | 등록일 2019.09.07

다운로드 장바구니
인하대학교 전자공학과 전자회로실험2 결과보고서 timer counter (타이머 카운터)

전자회로실험2 결과보고서학과학년학번조성명전자공학과3학년121312822조김영호실험 제목Timer And Counter1. 시간시간은 절대적인 시간과 상대적인 시간으로 나뉜다 ... . 전자는 Real-Time Clock (실시간 시계) 즉 현재의 시간을 유지하는 컴퓨터 시계를 말한다. 컴퓨터의 전원이 인가되지 않아도 시간이 유지되어야 하기 때문에 별도의 전원 ... 는 외부 핀(TOSC1, TOSC2, T1, T2 , T3)을 통해서 들어오는 펄스(사건)를 Edge detect 하여 event counter(사건의 횟수)로서 동작한다. 카운터

리포트 | 5페이지 | 1,000원 | 등록일 2017.12.25

다운로드 장바구니
A+ 디지털 시스템 실험 Simple Computer – Data Path <10주차 예비보고서>

Computer ? Data Path실험목표① 컴퓨터 시스템의 기본적인 구조를 이해한다.② DATAPATH를 설계 및 구현하고 검증한다.기본지식1. 컴퓨터 시스템? 폰 노이만 구조 ... )Output Device 로 구성된다.폰 노이만의 가장 큰 업적은 현재와 같은 CPU, 메모리, 프로그램 구조를 갖는 범용 컴퓨터 구조의 확립이다. 폰 노이만은 맨해튼 프로젝트에 참여 ... 할 당시 발표한 논문 에서 CPU, 메모리, 프로그램 구조를 갖는 프로그램 내장 방식 컴퓨터의 아이디어를 처음 제시하였고, 7년 후 케임브리지 대학교의 의뢰로 세계 최초의 프로그램

리포트 | 7페이지 | 1,000원 | 등록일 2017.07.05

다운로드 장바구니
Sequential Logic DesignⅡFSM and Clocked Counter

Pre-Lab Report- Title: Lab#07 Sequential_Logic_Design_Ⅱ@ FSM and Clocked_Counter-담당 교수담당 조교실 험 일학 번 ... ) for this Lab다. Hypothesis of this Lab & Basis of the assumption2. Materials & Methods (실험 장비 및 재료와 실험 ... that require attentions3. Supposed Data and Results of this Lab (예상 실험 결과)4. Reference (참고문헌

리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
삼성과 LG의 TV 생산 전략

Interrelated functions with computer, smart phone and TV More expensive than LCD TV but more cheaper than OLED ... SAMSUMG vs LG Who will be the winner of the fut u re TV market?What do I want to talk about? And ... market and share the opinions. TV technology is being divided by SAMSUNG and LG. The problem of

리포트 | 11페이지 | 2,000원 | 등록일 2016.11.28

다운로드 장바구니
디지털 시스템 실험 Simple Computer 1 - Data Path 결과보고서

디지털 시스템 설계 및 실험 결과 보고서작성자:학번:실험조:실험일:실험제목Simple Computer - Data Path실험목표1. 컴퓨터 시스템의 기본적인 구조를 이해한다.2 ... 을 활용하여 CLK가 positive edge일 때마다 Write 신호가 1일 때 Waddr에 해당하는 Register에 Ddata값을 저장하도록 했다. 마지막으로는 여러 ... 0}의 Select 신호에 따라 AND, OR, XOR, NOT의 논리 연산을 수행한다.이렇게 구현한 모듈들을 이용하여 Function Unit을 설계하면 다음과 같다. 먼저

리포트 | 5페이지 | 1,500원 | 등록일 2016.04.08

다운로드 장바구니
VHDL실습 VGA Pattern Generator

을 Back porch라고 한다. 또한 visible area에서 다음 H_Sync신호가 발생할 때 까지 아무것도 없는 부분은 front porch라고 한다.(5) VGA Timing ... Board VGA DAC 회로회로는 다음과 같이 구성되어있다. 컴퓨터와 보드를 연결하고 보드와 모니터를 연결한 후, 파일을 보드에 다운받아 모니터에 출력하여 확인한다.2.실습내용3색 ... 째 줄? 25MHz를 사용하기 위해rising edge마다 토글시켜준다.37번째 줄~54번째 줄? pclk를 사용하여 픽셀수를 H_cnt와 V_cnt로 나눠서 카운트한다.56번

리포트 | 14페이지 | 2,000원 | 등록일 2019.04.20

다운로드 장바구니
Researchpaper-Nuclear Power DoubleEdged Sword

and computers, more electricity is needed as well. All over the world, new power plants are being ... power, and it is finite. Unfortunately, we didn't know that the nuclear power is a double-edged sword ... Nuclear Power: Double-Edged SwordAs the world produces more modern technology such as cell phone

리포트 | 6페이지 | 1,500원 | 등록일 2016.09.07

다운로드 장바구니
논리회로설계실험 FlipFlop Register 예비보고서

므로 전원이 있을 때 정보를 보관하고 전원이 차단되면 정보는 사라진다. Flip-flop은 Clock 신호가 필요하며, Clock의 순간적인 상태변화(edge) 시점에서 입력이 출력 ... 를 병렬로 변환하여 컴퓨터 내부로 읽는 경우에 사용한다. 병렬입력-직렬출력의 방식은 데이터를 병렬로 입력하여 직렬로 출력하는 레지스터로 직렬 통신을 할 때 컴퓨터 내부의 병렬 데이터 ... 된다. 이외에도 레지스터의 용도로는 컴퓨터 시스템에서 입력장치의 데이터는 임시 레지스터에 저장되었다가 CPU에 이송된다. 여기서 CPU에서 계산된 결과는 임시 레지스터에 저장

리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
[컴퓨터공학기초설계및실험2 보고서] Latch & flip-flop design with/without reset/set

컴퓨터 공학 기초 설계 및 실험2 보고서실험제목: Latch & flip-flop design with/without reset/set제목 및 목적제목Latch & flip ... Latch_nor22-to-1 nor gateInstanceu02-to-1 nor gateu12-to-1 nor gateD LatchSR latch의 입력에 and gate와 not ... Description구분이름설명Module_dlatchD Latch_invinverter_and22-to-1 and gate_srlatchSR LatchInstanceiv0

리포트 | 20페이지 | 1,500원 | 등록일 2015.04.12 | 수정일 2016.03.12

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제09주-Lab08-Pre

Pre-lab Report전자전기컴퓨터설계실험Ⅱ9주차. Application Design 7-segment and Piezo Control실험 날짜2016. 11.07학번이름 ... 하면 1911번의 rising edge(count)가 발생함과 동일하다. 따라서 if문에서 1911보다 커지거나 같아졌을 때, piezo 변수를 toggle한다. 위와 같이 ... 을 확인할 수 있다.Reference교안 – Verilog HDL 실습 Lab#08 Application Design @ 7-segment and Piezo Control, 서울

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
Aircraft 인젝터 노즐 형상에 따른 내부 유동 해석

기로 하였다.이 때 형상의 수치는 입구 길이는 25m, 출구 길이는 10m, 벽의 길이는 35m로 정하고 Generate를 진행하였다.Generate Mesh를 실행하고 Edge ... -> Density-Based2) Models ?> Energy ON3) Materials -> air -> Ideal Gas & Sutherland (고속압축성유동으로 가정)3 ... -> Compute from -> inlet5) Courant Number -> 5위의 조건을 바탕으로 Iterations 수를 1000으로하여 아래와 같은 결과를 얻을 수 있었다. 먼저 압력

리포트 | 12페이지 | 1,000원 | 등록일 2019.06.12

다운로드 장바구니
실험2 제09주 Lab07 Post FSM

전자전기컴퓨터설계실험Ⅱ분반 : 문용삼 교수님주차 : 9주차과목 : 전자전기컴퓨터설계실험Ⅱ학과 : 전자전기컴퓨터공학부학번 : 2009440132이름 : 전상기-목차-1 ... data and description of Lab 1(4-bit Up Counter)2) Measured data and description of Lab 2(8-bit Up/Down ... Counter)3) Measured data and description of Lab 3(Moore Machine)3. Discussion4. Conclusion5

리포트 | 15페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
실험2 제08주 Lab06 Pre 4 Bit Shift Register

다. ClK가 Positive Edge일 때, (in0=1 & in1=0) 이거나 (in0=0 & in1=1)일 때만 Enable값이 1이 되어 회로가 작동하고 MSB가 입력값에 대하 ... 전자전기컴퓨터설계실험Ⅱ분반 : 문용삼 교수님주차 : 8주차과목 : 전자전기컴퓨터설계실험Ⅱ학과 : 전자전기컴퓨터공학부학번 : 2009440132이름 : 전상기-목차-1 ... , Positive Edge일 때, D의 값을 보고 Q[2:0](Next)=Q[3:1](Previous)가 되고 Q[3](Next)=D가 되는 것을 확인 할 수 있다. 다시 말하면 CLK

리포트 | 9페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06-Post

Post-lab Report전자전기컴퓨터설계실험Ⅱ7주차. Sequential Logic Design, Flip-Flop, Register and SIPO실험 날짜2016. 10 ... [1]은 q[2]~q[0]으로 shift된다.4-bit Shift Register & One Shot Enable4-bit Shift Register & One Shot ... 가 입력된 뒤, Output을 내보내기까지 약 10ns의 Delay가 발생한다. Timing Simulation의 결과에서도 clk의 positive edge가 검출될 때

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니

이전10개 5 6 7 8 91011 12 13 14 다음10개

파워링크

신청하기