"회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계 전자회로설계실습 아날로그 전기회로설계실습 전기설계이론 논리회로설계 C 측정회로 설계 LPF와 HPF설계 pspice

판매자 표지는 다운로드시 포함되지 않습니다.

"회로설계" 검색결과 181-200 / 23,201건

(RF회로 레포트)T형 pi형 정합회로의 설계

회로 상태나 부하 조건을 고려한 대역 특성을 나타냄. 공진주파수(중심주파수)와 대역폭(B)의 비율 관계. Q = / BW = fo/(fH-fL)- 공진회로의 선택도 ... (Selectivity)에 대한 척도. 양호도 Q 값이 클수록, 일반적으로 회로의 주파수 선택성(선택도)이 좋아짐. Q 값이 클수록, 대역폭은 좁아지며 첨예하여 공진의 날카로움이 향상됨. 반대 ... 로, 대역폭이 넓을수록, 양호도 Q 값은 감소하며 선택도가 나빠짐, 옆 채널과 간섭을 일으킴- 따라서, Q 값에 의해 회로를 일반적으로 다음과 같이 표현. Q 값이 1 보다 작

Non-Ai HUMAN
| 리포트 | 7페이지 | 5,000원 | 등록일 2020.12.31

다운로드 장바구니
논리회로설계실험 6주차 D Latch 설계

의 개념, Sequential Logic인 Latch가 메모리 소자로 활용될 수 있는 가능성을 볼 수 있었다. 또한 설계한 4가지 방법이 정상적으로 작동하는지 testbench코드 ... 도 직접 작성하고 simulation을 하는 과정을 가졌다. 결과적으로 설계한 D Latch의 4가지 다른 모델링의 파형이 일치하는 것을 확인하였으며, 정상적으로 작동함을 알 수 있

리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
논리회로설계실험 2주차 XNOR gate 설계

의 Truth Table과 일치함을 확인할 수 있다.과제 조건에서 언급하였듯, AND, OR, NOR gate만을 사용하여 설계할 수 있다. AA’와 A’B’를 구현하기 위한 AND ... expression을 이용하여 과제 조건에 맞게 AND, OR, NOR gate만을 활용하여 XNOR gate를 구현할 수 있다.위의 그림과 같이 2 level AND OR gate로 설계 ... , NOT gate를 이용하여 설계하는 방법이다. XNOR gate의 Boolean expression은 AB + A’B’ 이므로, input a와 b를 각각 not_gate

리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
논리회로설계실험 9주차 counter설계

가 되므로 값이 변하게 된다. 이런 작동이 반복되어 D flip flop을 이용한 ripple counter 설계가 가능한 것이다.2.2) Ripple counter (JK flip ... 하여 ripple counter를 쉽게 구현할 수 있다.2.3) Ring counter (D flip flop)D flip flop을 이용하여 설계한 Ring counter의 sc ... 를 설계하는 코드에서 RESET = 1임에도 불구하고 이전 값인 0100을 그대로 출력하는 문제점을 해결하기 위해 D flip flop의 always 구문 코드를 수정

리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
7 segment Decoder회로설계

아날로그 및 디지털회로 설계실습예비 REPORT10. 7-segment / Decoder 회로 설계분 반교 수 명실험 날짜제출 날짜조학 번이 름요약 : 7-segment ... 와 Decoder를 이해하고 관련 회로를 설계한다.1. 서론7-segment와 Decoder를 이해하고 관련 회로를 설계한다.2. 실험결과10-3. 설계실습 계획서10-3-1) 7 ... ' ABCD00011110001110111111101g=B'C'D'+ABC ABCD000111100011011111013) 7-Segment 구동 회로 설계Decoder와 7

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2021.12.15

다운로드 장바구니
[전기회로설계실습] 공진회로(Resonant Circuit)와 대역여파기 설계

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2022.01.18

다운로드 장바구니
40 Gb/s 광통신 수신기용 클락 복원 회로 설계 (Design of the Clock Recovery Circuit for a 40 Gb/s Optical Receiver)

한국전자파학회 박찬호, 김강욱, 우동식

논문 | 6페이지 | 무료 | 등록일 2025.05.31 | 수정일 2025.06.05

다운로드
마이크로프로세서에 의해 제어되는 연료전지용 전력변환 회로 설계 (A Design of Power Converter for Fuel Cell Controlled by Micro-Processor)

한국조명.전기설비학회 장수진, 이원철, 이태원, 김수석, 원충연

논문 | 8페이지 | 무료 | 등록일 2025.06.03 | 수정일 2025.06.06

다운로드
3치 논리 게이트를 이용한 3치 순차 논리 회로 설계 (The Design of the Ternary Sequential Logic Circuit Using Ternary Logic Gates)

대한전자공학회 윤병희, 최영희, 김흥수, 李哲雨

논문 | 11페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
CRLH 전송선을 이용한 Marchand 발룬의 소형 격리 회로 설계 (Design of Compact Isolation Network of Marchand Balun Using CRLH Transmission Line)

한국전자파학회 문병택, 한정훈, 명로훈

논문 | 6페이지 | 무료 | 등록일 2025.04.23 | 수정일 2025.05.13

다운로드
모바일용 저전력 터치 스크린 제어 회로 설계 및 구현 (Design and Implementation of Low Power Touch Screen Controller for Mobile Devices)

한국인터넷방송통신학회 박상봉

논문 | 5페이지 | 무료 | 등록일 2025.04.19 | 수정일 2025.05.10

다운로드
차동 용량 변환기를 위한 스위치드-커패시터 인터페이스 회로 설계 (Design of Switched-Capacitor Interface Circuit for Differential Capacitive Transducers)

한국정보기술학회 정진웅, 정원섭

논문 | 6페이지 | 무료 | 등록일 2025.03.03 | 수정일 2025.03.06

다운로드
판매자 표지

[전기회로설계실습] 설계실습 1 계획서

설계실습 1 계획서전자전기공학부3.1 고정저항 측정3.1-1 DMM을 사용하여 저항(10 kΩ, 1/4 W, 5%, 30 개)을 측정하려한다.(a) 이를 위한 회로도와 DMM ... 면 저항도 두 배가 된다.3.2 직류전압 측정 및 DC power supply3.2-1 DMM을 사용하여 6 V 건전지의 전압을 측정하려고 한다.(a) 이를 위한 회로도와 DMM ... Supply)의 출력전압을 DMM으로 측정하는 회로도와 조작방법을 작성하라.건전지와 마찬가지로 DC power supply의 양 단을 DMM의 HI, LO에 연결한다.3.3 (a) 병렬

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니
판매자 표지

[전기회로설계실습] 설계실습 4 계획서

설계실습 계획서5조전자전기공학부전자전기공학부전자전기공학부설계실습 4. Thevenin 등가회로 설계3.1 브리지회로에서 RL에 걸리는 전압과 RL에 흐르는 전류는 얼마인가?위 ... RL = 0.324 V 이다.3.2 (a) VTh와 RTh를 이론적으로 구하고 Thevenin 등가회로를 설계하여 회로도를 제출하라.VTh는 위 그림에서의 양단의 전위차이 ... .324`V으로 Thevenin 등가회로를 구하지 않고 계산한 것과 일치한다.3.3(a) Thevenin 등가회로를 실험적으로 구하려고 한다.V _{th}를 구하는 실험회로를 설계

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니
판매자 표지

[전기회로설계실습] 설계실습 8 계획서

설계실습 계획서5조전자전기공학부전자전기공학부전자전기공학부설계실습 8. 인덕터 및 RL회로의 과도응답(Transient Response)3.0 Time constant가 10㎲인 ... RL 직렬회로를 설계하여 제출하라.그림 1. RL 직렬회로 설계☞ τ ={L} over {R}이기 때문에, 10mH의 인덕터를 사용한다면 1㏀짜리 저항을 연결해야 한다.3.1 FG ... 와 Time/DIV 는 얼마로 하는 것이 좋은가? (수평축은 10 DIV, 수직축은 8 DIV 로 나뉘어져 있다.)위의 그림과 같이 회로도를 설계하면 CH1에서 FG의 출력, CH2

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니
판매자 표지

[전기회로설계실습] 설계실습 10 계획서

설계실습 계획서5조전자전기공학부전자전기공학부전자전기공학부설계실습 10. RLC회로의 과도응답 및 정상상태응답3.1 RLC 직렬회로에서 R = 500 Ω, L = 10 mH, C ... = 0.01 μF인 경우 ω0, ωd를 계산하라.이 회로에서 공진주파수는omega _{0} `=` {1} over {sqrt {LC}} `=` {1} over {sqrt {10 ... TIMES 10`mH} `=`25,000 이다.3.2 위의 회로에서 입력이 사각파(0 to 1 V, 1 kHz, duty cycle = 50%)인 경우 입력을 기준으로 R, L, C

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니
판매자 표지

[전기회로설계실습] 설계실습 11 계획서

설계실습 계획서5조전자전기공학부전자전기공학부전자전기공학부설계실습 11. 공진회로(Resonant Circuit)3.1 RLC 직렬회로에서 R에 걸리는 전압을 출력이라 하였을 때 ... C=0.01F, 공진주파수가 15.92kHz, Q-factor가 1인 bandpass filter를 설계하라. 또 Q-factor가 10인 bandpass filter를 설계하라 ... } ) ^{2}} =106.27`Krad/s=16.91``kHz대역폭 =w _{2} -w _{1} = 1.59 kHzBand Pass Filter 설계Q = 1일 때, Half

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니
판매자 표지

[전기회로설계실습] 설계실습 9 계획서

가 15.92㎑인 LPF를 설계하라. 출력단자를 표시한 회로도를 그리고 R의 크기를 구하라.그림 1. RC회로를 사용해 LPF설계☞ cutoff frequency가 15.92㎑이므로w ... 다. 그림 1은 RC회로를 사용해 LPF를 설계한 것이며 출력단자는 C에 걸리는 전압이다.3.2 위에서 설계한 LPF의 전달함수의 크기와 위상을 0~100㎑까지 linear(H)-log ... 설계실습 계획서5조전자전기공학부전자전기공학부전자전기공학부설계실습 9. lPF와 HPF 설계3.1 C = 10㎋인 커패시터와 R을 직렬 연결하여 cutoff frequency

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니
디지털 논리회로2 설계과제

디지털 논리회로2 설계과제 레포트*** 교수님*분반 전자전기공학부321***** ***목차알고리즘 분석 및 시스템 블록 설계ASMD Chart제어기 설계DataPath 설계 ... 알고리즘 분석 및 시스템 블록 설계Start = 0 이면 초기상태에서 정지, Start = 1 이면 시스템이 동작한다.피제수(Dividend)를 Z2 , 제수(Divisor)를 A ... 을 나머지, 최종 비교의 결과가 Z2에 업데이트되며 이것을 몫이라고 한다.ASMD Chart제어기 설계에서 [S_idle, S_1, S-2] 순서로 MUX1 = [0 , 1 , 0

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,500원 | 등록일 2021.11.17

다운로드 장바구니
판매자 표지

[전기회로설계실습] 설계실습 13 계획서

설계실습 계획서5조전자전기공학부전자전기공학부전자전기공학부설계실습 13. 발전기 원리 실험3.1 그림 1의 코일의 인덕턴스를 측정하는 방법을 고안, 제시하라.설계 실습 8의 4.1

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니

이전10개 5 6 7 8 91011 12 13 14 다음10개

파워링크

신청하기