"verilog 프로젝트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 fpga 프로젝트 verilog 게임 mu0 cpu verilog 현대케피코

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog 프로젝트" 검색결과 1-20 / 310건

베릴로그(verilog) HDL 시계 프로젝트

testbench4. 결론 및 고찰1. 프로젝트 목적Verilog를 이용하여 Alarm clock, Stopwatch 기능이 탑재되어 있는 디지털 시계를 설계한다.2. 설계 및 분석2-1 ... 목 차1. 프로젝트 목적2. 설계 및 분석2-1 Alarm Clock Module2-2 Alarm Clock Module Simulation Analysis2-3

Non-Ai HUMAN
| 리포트 | 17페이지 | 3,000원 | 등록일 2022.04.15 | 수정일 2024.04.08

다운로드 장바구니
Verilog HDL을 이용한 Mu0 프로세서 구현 프로젝트 (코드, ModelSim결과 포함)

디지털시스템설계Mu0 Processor 프로젝트Introduction본 프로젝트는 Verilog-HDL언어를 이용하여 간단한 프로세서의 형태인 MU0 processor를 설계 ... 다. 단순히 이론을 공부했던 것과 실제는 적지않은 차이가 있었던 것 같다.개인적으로 이번 프로젝트를 하면서, Verilog-HDL에 대해 한학기 공부했던 것들이 거의 모두 사용됐던 것 같 코드 ... pc := loop115STPstop위 코드를 테스트하기위해 Verilog의 테스트벤치로 옮긴 결과는 아래와 같다.위 사진은, 위에 표의 명령어 코드를 assembly로 작성

Non-Ai HUMAN
| 리포트 | 16페이지 | 8,200원 | 등록일 2021.01.03

다운로드 장바구니
Verilog UpDown Game 프로젝트 결과 보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 프로젝트 결과보고서디지털 시스템 설계 및 실험 2019 전기전자공학부이름 :학번 :제목UP&DOWN ... GAME프로젝트1. 주제 및 목표① 비교 연산과 RAM을 이용하여 UP/DOWN 게임 설계한다.② UP/DOWN GAME 이란 Player1이 입력한 숫자(정답)를 Player2

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2020.04.23

다운로드 장바구니
FPGA 프로젝트 보고서 (MPU설계) (Digital Systems Design Using Verilog)

FPGA PROject 보고서microprocessor 소개본 microprocessor는 opcode 명령어를 읽어드리고, 해독하여 작업을 수행하는 fetch decode execute 동작을 구현하였으며, 정해진 명령에 따라 레지스터 연산, 산술 연산, 논리 연산등..

Non-Ai HUMAN
| 리포트 | 37페이지 | 2,000원 | 등록일 2020.03.12 | 수정일 2020.03.14

다운로드 장바구니
두더지 잡기 verilog with BGM ( A+ 프로젝트 결과물, 논리회로실험, 디지털시스템실험 )

디지털 시스템 실험 ( 논리 설계 실험 ) 최종 프로젝트 과제입니다.두더지 잡기 게임이며, 게임 시작과 동시에 음악도 재생됩니다.A+ 받았으며 퀄리티 보장합니다.

Non-Ai HUMAN
| 리포트 | 1페이지 | 10,000원 | 등록일 2020.11.14 | 수정일 2020.11.19

다운로드 장바구니
Full CPU 설계 프로젝트-Verilog HDL code 포함

##Project##Full Function CPU Design1. Introduction[1]1) Verilog HDL을 이용하여 Full Function CPU를 Design ... 가 발생한 경우)- Register는 Verilog 코드 파트에서 설명2) Thumb 모듈- Input//clk : 클락을 정의reset_n: active_low 신호로서 리셋버튼 ... result----------------------------------------------------6. Verilog Code and DescriptionMAIN CODE

Non-Ai HUMAN
| 리포트 | 29페이지 | 5,000원 | 등록일 2016.06.25

다운로드 장바구니
디지털시스템 verilog 로 16bit ALU구성 프로젝트

1. ALU란?# ALU의 정의ALU(산술논리연산장치, Arithmetic and Logical Unit)는 가감승제(+, -, ×, ÷)의 산술연산과 AND, OR, NOT 등의 논리연산을 수행하는 CPU 내부 구성 요소 중 하나이다. 산술논리연산장치는 CPU의 레지..

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2013.05.21

다운로드 장바구니
디지털공학 Verilog 프로젝트

MAIN SUBJECT Testbench code CONCLUSION Main code I N D E XINTRODUCTION Part. 1 프로젝트 개요 프로젝트 이론1 ... . 프로젝트 개요 무더운 여름을 맞아서 프로젝트 주제로 선풍기를 선정하게 되었다 . 선풍기는 보통 약풍 , 중풍 , 강풍 그리고 회전이라는 심플한 제어구조를 가지고 있다 . 따라서 선풍기 ... ( 회전 )X Y F 2. 프로젝트 이론 (Modeling) OR W1(A,X,Y) ; AND W2(B,X,Y); OR A2(Z,A,B); A = X+Y; B= X*Y; F=A+B

Non-Ai HUMAN
| 리포트 | 17페이지 | 3,000원 | 등록일 2008.06.18 | 수정일 2021.12.21

다운로드 장바구니
베릴로그 verilog 프로젝트project 기본 전자시계 digital watch 소스 파일

NET "in_CLK" LOC = P76;NET "out_En" LOC = P154;NET "out_RS" LOC = P156;NET "out_RW" LOC = P155;NET "out_DB[7]" LOC = P143;NET "out_DB[6]" LOC = P144;N..

Non-Ai HUMAN
| 리포트 | 66페이지 | 6,000원 | 등록일 2013.09.09 | 수정일 2025.04.11

다운로드 장바구니
[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] 기말 프로젝트(Final Project) 스탑워치(Stop Watch) 제작

디지털 회로 실험Final-term Project[ Stop_Watch 제작 ]R E P O R T＊Professor＊Major＊Student No.＊NameⅠ. 설계 specification 및 제한사항1) Finite State Machine 사용2) Clock은 ..

Non-Ai HUMAN
| 리포트 | 22페이지 | 5,000원 | 등록일 2014.10.21 | 수정일 2016.06.15

다운로드 장바구니
연세대 전기전자 기초실험 프로젝트 - 4층 엘리베이터 컨트롤러 설계(Verilog 설계)

기초 실험 프로젝트실험 제목 : 설계 프로젝트II(4층 엘리베이터 컨트롤러 설계 실습)학과학년학번분반실험조성명▶▶ 프로젝트 개요이번 프로젝트의 목표는 엘리베이터 설계 실습을 통해 ... 를 디자인하기 위해 동작 조합이나 기타 요소들에 대해 조사하고 실생활에 이용되는 엘리베이터의 여러 가지 동작 원리를 알아보았다. 그 후에 주어진 설계 조건에 따라 verilog ... 로 엘리베이터 컨트롤러를 coding하고 kit에서 제대로 동작하는지 확인해 보았다. 이 프로젝트 보고서는 교재에 제시된 예비보고서와 결과보고서에 있는 문항에 기초하여 작성하였고 뒤

Non-Ai HUMAN
| 리포트 | 15페이지 | 3,000원 | 등록일 2007.12.30

다운로드 장바구니
판매자 표지

한양대 Verilog HDL 1

Chapter 1. 실험 목적Verilog HDL과 VHDL의 차이를 파악한다. 또한, Verilog HDL의 기본적인 시작 방법과 프로젝트 생성 후 값 설정하기, gate 연결 ... 하기 등과 같은 기본적인 요소를 숙지하고 추후 다양한 기능들로 원하는 회로를 구성해 응용해볼 수 있는 실험 목적을 지닌다.Chapter 2. 관련 이론Verilog 베릴로그 ... 는 IEEE 1364로 표준화된 것으로, 전자회로 및 시스템에 사용되는 하드웨어 기술 언어이다. Verilog HDL (Hardware Description Language)라고

리포트 | 5페이지 | 2,000원 | 등록일 2023.03.21

다운로드 장바구니
디지털시스템설계실습 논리게이트 결과보고서

= A’B’C + A’BC’ + AB’C’ + ABC F2 = AB + BC + CA2. 새로운 프로젝트를 생성하고 위에서 간소화된 논리식을 HDL로 코딩하라. 이때 다음과 같이 ... Verilog 또는 VHDL 템플릿에 따라 설계한다.2.연습문제1번 다음 그림과 같은 회로에 대해 답하라.(a) 다음 지점의 논리식을 표현하라.W = A’B’C’X = AB’C’Y ... 00010010010011010000001100001000101101000011000001110000(c) (a)에서 세운 논리식을 이용해 회로를 Verilog 또는 VHDL로 표현하라.2번 다음 회로에 대한 논리식을 세우고, 진리표를 작성한 후

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+

Post-reportCombinational Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용 ... instantiation (half adder와 같은 프로젝트 내에서 full_adder 파일을 생성하여 설계함. 이 때 half_adder의 ucf 파일은 remove

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
서울시립대 전전설2 Lab-04 결과리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ결과리포트Lab-04 Combinational Logic-1작성일: 20.10.101. 실험목적Verilog HDL을 사용해 비교기 등 ... adder 설계 및 검증1. ‘lab4_full_adder’라는 이름의 project를 만든다.2. new source로 verilog module file ‘half_adder.v ... constraints file을 만들고 다음과 같이 연결하여 동작을 확인한다.a, b : Button SW 1, 2 / c, s : LED 1, 2- full_adder 프로젝트

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
판매자 표지

[LX세미콘] [R&D digital design] [학사 채용연계형 인턴] 22하 합격 자기소개서

경험을 통해 디스플레이 구동 칩셋 설계의 경쟁력을 확보하겠습니다. 또한, verilog와 vivado 등 tool에 대한 이해도를 바탕으로 현업에서 사용되는 설계 이슈들을 분석 ... 소개서와 면접을 처음으로 준비하면서 '나를 표현하는 일'에 많은 어려움을 겪었습니다. 하지만 아두이노 프로젝트와 멘토링 등 평소에 관심 있게 실천한 활동들을 정리하며 포기하지 않 ... /1000)Digital design 직무는 개발하려는 제품의 spec에 맞게 logic을 설계하고 검증합니다. 이를 위해서는 디지털 시스템과 verilog, FPGA 등 개발

Non-Ai HUMAN
| 자기소개서 | 3페이지 | 4,500원 | 등록일 2022.12.26 | 수정일 2023.01.06

다운로드 장바구니
판매자 표지

현대모비스 R&D(연구개발) 합격직 자소서

시스템, 컴퓨터 구조와 같은 과목을 수강하였고 Verilog를 활용한 프로젝트를 진행하였습니다. 또한 FPGA를 사용하여 회로를 설계하고 C언어를 사용해 설계한 회로에서 구동 ... 었습니다. 하지만 스스로 작은 프로젝트를 진행하고 성공해 본 경험이 MICOM에 대해 더 깊이 있게 이해할 수 있도록 해주었습니다.여름방학 동안 연구실과 연계하여 Verilog를 사용 ... 한 인공신경망 설계 프로젝트를 수행하였습니다. 프로젝트에서 뉴런을 모듈화하여 설계하였습니다. 모듈화한 작은 단위의 뉴런을 연결해 복잡한 임무를 수행할 수 있는 인공 신경망을 제작

자기소개서 | 1페이지 | 3,000원 | 등록일 2023.10.08

다운로드 장바구니
verilog 4 floor elevator hdl code<베릴로그 4층 엘리베이터 코드구현>

"verilog 4 floor elevator hdl code"에 대한 내용입니다.

Non-Ai HUMAN
| 리포트 | 11페이지 | 20,000원 | 등록일 2021.12.08 | 수정일 2024.06.10

다운로드 장바구니
[코드 복사가능, 학점A+] 전전설2 10.Term Project - 예비+결과+발표자료+성적인증 (서울시립대)

실험 목적1. Design a digital clock displayed on LCD in Verilog HDL.2. Improve your design skills by

Non-Ai HUMAN
| 리포트 | 8페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.11.09

다운로드 장바구니
판매자 표지

현대케피코 연구개발 직무 첨삭자소서

대신 First Mover가 되려고 노력했습니다. 이 노력은 Verilog HDL을 사용하는 하드웨어 설계라는 과목에서 교수님이 내주신 기말 프로젝트에 빛을 발했습니다.당시 저 ... 는 타 인원들과 차별화될 수 있는 프로젝트를 준비하려고 했었고, 수업 시간에 배우는 Verilog HDL이라는 프로그램에만 집중하는 것을 알았습니다. 그래서 저는 한백전자에서 제공 ... 은 Verilog HDL을 사용하는 하드웨어 설계 과목 기말 프로젝트에서 빛을 발했습니다.당시 저는 다른 팀들과 차별화 되는 프로젝트를 준비하려면 수업 시간에 배웠던 Verilog HDL

자기소개서 | 10페이지 | 3,000원 | 등록일 2023.02.03

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기