3stage feedback amp 설계 BJT

소개

이론적계산과 pspice 시뮬레이션 포함(이론을 시뮬레이션으로 검증하였음)

목차

1. 이론적으로 구하기
1) 회로 구성하기
2) 이제 를 구해보자.
3) 입출력 저항 구하기
4) closed loop gain 구하기
5)phase margin 구하기

2. 시뮬레이션을 통한 계산
1) 이제 를 구하기 위해 아래와 같은 변형된 회로를 사용하였다.
2) close loop 회로를 살펴보자. 먼저 close loop gain을 구해보자.
3) 입, 출력저항 구하기

3. 결과 분석 및 정리하기

4. 느낀점

본문내용

1. 이론적으로 구하기
1) 회로 구성하기
위의 그림 1과 같이 회로를 구성하였다. 먼저 =1/4 인 조건을 만족하기 위하여 , 으로 정하였다. (op-amp 근사화 하면 =4 이므로) 그리고 에 각각 1mA, 0,4mA 0.4mA 정도가 흐르도록 저항 값들을 정할 것이다.
먼저, Q1의 base에 2.5V정도의 전압이 걸리도록 으로 두었다.
base전류를 무시할 수 있도록 하기 위해서는. 에 흐르는 전류를 Q1에 흐르는 전류의 1/10정도로 하는 것이 적당하므로 위와 같은 값을 택했다. 그리고 Q1, Q2, Q3가 모두 active 영역에서 동작할 수 있도록 와 값을 적당하게 정해주었다.
따라서 위의 그림 1같은 회로를 구성하게 되었고 아래에 그 과정을 표로 나타내었다.
먼저 세 BJT가 모두 active 영역에서 동작하도록 바이어스를 잡는다.
중략..
4. 느낀점
이번 프로젝트를 통해서 피드백 증폭기의 이론에 대해 많은 공부를 할 수 있었던 것 같다.
시뮬레이션과 계산의 차이 때문에 여러 번 시행착오를 겪은 것이 결과적으로 도움이 된 것 같다. 다만 회로를 피스파이스를 이용하여 설계하는 과정에서 converge 에러 때문에 많은 어려움을 겪었었다. 이 오류의 명확한 원인을 아직도 알지 못하겠는데 궁금하다. (결과적으로 설계한 회로는 오류가 나지 않았습니다) 또 페이저 마진을 이론으로 구해보지 못한 아쉬움이 남는다. 시험 공부를 위해서나, 다음번에는 한번 꼭 손으로 직접 회로의 페이저 마진을 구해 보아야 겠다. 회로의 설계 시뮬레이션 값과 계산 값이 거의 유사하게 나왔지만 유독 의 경우에만 엄청난 오차가 발생했다. 그 이유를 아직도 잘 모르겠는데, 이것도 아쉬움으로 남는다. 검색이나 교수님 조교님들에게 문의해서 확실하게 알아보도록 해야겠다.
결론적으로 피드백 회로의 이론을 이해하는데 많은 도움이 되는 프로젝트였던 것 같다.

참고자료

· 없음