MU0 CPU -VHDL로 설계하기(ALU, ACC, IR, MUX, PC, control unit)

소개

MU0 CPU -VHDL로 설계하기(ALU, ACC, IR, MUX, PC, control unit)

실행 잘 되는 프로그램 입니다.
<목차>
1.Processor의 이해
(생략)
2.MU0 개요
MU0는 Processor의 일종으로 기본적으로 16bit를 구현하고 있다.
위 말의 정의는 Memory와 Processor내부의 레지스터를 16bit로 구연한다는 말이고, opcode가 4bit이고 address는 12bit 이다..
(생략)
3.소스화면
4.실행화면
1) 각 ALU, ACC, IR, MUX, PC에 대한 실행화면
2) 전체 MU0 테스트벤치
---------------------------------(소스화면)-----------------------------------
* IR
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity ir is
port ( rst_n : in std_logic;--std_logic 형 입력 포트 선언
clk : in std_logic;
irce : in std_logic;
data : in std_logic_vector(15 downto 0);--16bit짜리 std_logic 형 입력 포트 선언
ir_out : out std_logic_vector(15 downto 0);--16bit짜리 std_logic 형 출력 포트 선언
opcode : out std_logic_vector(3 downto 0));--4bit짜리 std_logic 형 출력 포트 선언
end ir;
(생략)

* PC
Library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity pc is-- entity 이름은 pc
port ( clk : in std_logic;--std_logic형 입력 포트선언
rst_n : in std_logic;
pcce : in std_logic;
sum : in std_logic_vector(15 downto 0);--16bit짜리 std_logic형 입력 포트선언

(생략)

컴파일 실행환경

Max 2 Plus

참고자료

· 없음