논리실험 (연산논리장치)

소개

연산논리장치에 대한 이론 소개

목차

◈제목
◈목적
◈이론
1. 산술 논리 장치
2. 산술 논리 장치 설계
◈방법
◈Reference

본문내용

◈제목
-연산 논리 장치

◈목적
1. 상용 연산논리장치의 기능을 이해한다.
2. 상용화된 4비트 연산논리장치를 이용하여 두 수의 덧셈, 뺄셈 및 크기 비교를 실험함으로써 연산논리장치 동작응용의 다양성과 고급기능을 확인한다.

◈이론
1. 산술 논리 장치
산술 논리 장치(ALU : Arithmetic Logic Unit)는 산술 오퍼레이션과 논리 오퍼레이션을 수행해주는 조합 논리 회로이다.
그림 9-18은 4비트 산술 논리 장치의 블록도이다. 입력 데이터를 위한 A, B 단자와 산술 오퍼레이션과 논리 오퍼레이션을 구분하기 위한 (mode-select) 단자, 오퍼레이션을 결정해 주는 , (Function-select) 단자와 캐리 단자가 있다.
산술 논리 장치의 설계는 산술 오퍼레이션을 수행하는 부분과 논리 오퍼레이션을 수행하는 부분을 별도로 설계하거나, 또 산술 오퍼레이션과 논리 오퍼레이션을 겸하여 수행할 수 있도록 설계한다.

2. 산술 논리 장치 설계
그림 9-23은 한 단계만으로 된 산술 연산 회로와 논리 연산 회로를 결합한 산술 논리 장치(ALU) 회로이다.
여기서 선택 단자 가 산술 회로와 논리 회로의 출력을 할 수 있도록 해주는 MUX를 갖는다. 즉, =0이면 산술 회로의 출력을 선택하고, =1이면 논리 회로의 출력이 선택된다. 이런 방식으로 결합하는 것이 ALU를 설계하는 최선의 방법은 아니다. 일반적으로 산술연산회로(Arithmetic circuit)가 논리연산(Logic operation)도 수행할 수 있도록 올림수 조건을 변형하는 방법을 쓴다. 그러기 위해서 논리연산을 더 살펴보기로 한다.
산술 연산 회로는 합과 올림수 출력을 갖는 전가산기로 구성되어 있다.
여기서 입력 , 와 캐리 입력 가 들어올 때 전가산기의 합은 다음과 같이 표현된다.

참고자료

· - 최신 디지털 논리회로 설계 / 안계선 著 / 21세기사