[디지탈] 디지탈 논리회로

소개

인터넷에 유용한 자료가 있길래
비주얼 하도록 편집해 봤습니다.
많은 도움 되세요!!!

자료는 한글화일 6개로 구성되어 있습니다.
총 페이지 수는 자료의 수량을 합산한 것입니다.
<해피캠퍼스 관리자>

목차

제 1 장 코드와 연산
1.1. 디지틀 컴퓨터
1.2. 진 법
1.3. 산술연산
1.4. 보수
1.5. 부호 있는 2진수
1.6. 10진 코드
1.7. 영숫자 코드

제 2 장 디지틀 논리회로
2.1 2진 논리와 게이트
2.2. 부울대수
2.3. 표준형
2.4. 도표 간소화
2.4.1. 개요
2.5. 도표처리
2.6. NAND와 NOR 게이트
2.7. 배타적-OR 게이트
2.8. 집적회로

제 3 장 조합 논리회로
3.1. 소개
3.2 분석 수준
3.3. 설계 수순
3.4. 산술회로
3.5. 디코더
3.6. 인코더
3.7. 멀티플렉서
3.8. 표준 그래픽 기호

제 4 장 순서 논리회로
4.1 소 개
4.2. 래취
4.3. 플립-플롭
4.4. 분석 수순
4.5. D플립-플롭을 이용한 설계
4.6. JK플립-플롭을 이용한 설계

제 5 장 레지스터와 카운터
5.1. 소개
5.2. 레지스터
5.3. 쉬프트 레지스터
5.4. 병렬적재가 가능한 쉬프트 레지스터
5.5. 리플 카운터
5.6. 동기 2진 카운터
5.7. 기타의 동기 카운터

제 6 장 프로그램 가능한 논리장치
6.1. 소개
6.2. 임의 접근이 가능한 기억장치(RAM)
6.3. 기억장치 디코딩
6.4. 판독만 허용하는 기억장치 (ROM)
6.5. 프로그램 가능한 논리 장치(PLD)
6.6. 프로그램 가능한 논리배열 (PLA)
6.7. 프로그램 가능한 배열논리 (PAL)

본문내용

5.1. 소개
■ 레지스터
플립-플롭들의 그룹으로서, 각 플립-플롭은 한 비트의 정보를 저장할 수 있는 것.

■ 카운터
클럭 펄스에 따라 미리 정해진 순서대로 상태를 변화시키는 레지스터

5.2. 레지스터
5.2.1. 개요
■ 4-비트 레지스터
4개의 플립-플롭으로 구성된 레지스터
◆ 4-비트 레지스터 예 (그림 5-1 참조)
- 4개의 입력 : I0,I1,I2,I3
- 4개의 출력 : A0,A1,A2,A3
- 클리어 입력 : 네 플립-플롭의 R입력으로 연결되어 있으며, 이 입력이 0으로 되면 모든 플립-플롭은 비동기적으로 리셋된다
- R 입력 : 클럭과 관련된 연산을 수행하는 동안에는 논리-1을 우지해야 한다
- 적재제어 입력 : 적재 제어입력과 클럭을 AND게이트로 AND시켜서, 이 AND게이트의 출력을 레지스터의 C 입력에 연결함

5.2.2. 병렬 적재가 가능한 레지스터
■ 병렬 적재가 가능한 4-비트 레지스터
D입력으로 연결한 적재 제어입력을 갖는 4-비트 레지스터 (그림 5-2)

5.2.3. 표준 그래픽기호
■ D플립-플롭의 표준 그래픽기호
- <그림 5-3> (a) 참조

■ 병렬 적재가 가능한 레지스터에 대한 표준 그래픽기호
- <그림 5-3> (b) 참조

5.3. 쉬프트 레지스터
5.3.1. 개요
■ 쉬프트 레지스터
2진정보를 한 방향 혹은, 양 방향으로 쉬프트할 수 있는 레지스터
◆ 논리적 구조 <그림 5-4> (a)
직렬로 플립-플롭을 연결한 것으로, 한 플립-플롭의 출력을 다음 플립-플롭의 입력에 연결한 것
◆ 표준 그래픽 기호
<그림 5-4> (b)

5.3.2. 직렬전송
■ 직렬전송
한 레지스터에서 다음 레지스터로 비트를 쉬프트함으로써 한 번에 한 비트씩 정보를 전송
◆ 직렬 전송의 블록도 <그림 5-5> (a)
레지스터 A의 직렬 출력은 레지스터 B의 직렬입력에 연결되어 있고, 데이터가 레지스터 B로 전송되는 동안에는 레지스터 A의 직렬 입력은 0을 받아들이게 된다.
◆ 직렬 전송의 타이밍도 <그림 5-5> (b)

참고자료

· 손진곤교수의 보충학습 자료입니다.
· 인터넷 방송대 사이트