실험5. 플립플롭 및 래치

소개

실험5. 플립플롭 및 래치

목차

관련이론
○ 래치(Latch)
○ 플립플롭(Flip Flop)
래치와 플립플롭 차이
JK-플립플롭
Master/Slave-플립플롭

실험계획
Pspice 시뮬레이션 결과
Reference

본문내용

디지털 회로는 조합회로와 순차회로로 구분할 수 있으며, 조합회로는 단순히 현재의 입력에 의해서만 출력이 결정되는 회로로 기억능력이 없는 반면에 순차회로는 현재의 입력뿐만 아니라 회로 내부에 기억된 상태값(과거의 입력에 의해 결정됨)에 따라 출력값이 결정되는 회로를 말한다. 따라서 순차회로는 회로 내부에 값들을 기억하기 위한 메모리 소자들을 가지게 되며, 일반적으로 많이 사용되는 메모리 소자로는 플립플롭(flip-flop)이라고 하는 소자가 있다. 플립플롭은 1비트의 정보(0 또는 1)를 저장할 수 있는 소자이며, 논리 게이트들을 연결하는 방법에 따라 다음에 설명하는 바와 같이 다양하게 구성할 수 있다.
○ 래치(Latch)
기본적인 플립플롭(basic flip-flop)을 말하며, 그림1과 같이 NOR 게이트를 사용하여 구성할 수도 있고, 그림2와 같이 NAND 게이트를 사용하여 구성할 수도 있다. 그림에서 각 게이트의 출력이 다른 게이트의 입력쪽으로 되돌아가 연결되는 일종의 피드백(feedback) 경로가 중요한 포인트이다.

그림1 회로의 동작을 분석하기 위해 먼저 래치 회로는 초기(시간 t0)에 입력 SR=00, 출력 QQ01 값을 가지고 있으며, NOR 게이트의 전달지연시간은 Δt 라고 가정하자. 만일 t1 시간에 S를 0에서 1로 변화시키면 Δt 시간 후에 Q는 1에서 0 으로 변하고, 이 변한 값은 위쪽 NOR 게이트에 영향을 미치게 되어 다시 또 Δt 시간 후에 Q가 1로 변하게 된다. 이때 1로 변한 Q 값은 아래쪽 NOR 게이트의 입력으로 다시 인가되긴 하지만 이미 아래쪽 NOR 게이트의 한쪽 입력 S에 1이 인가되고 있기 때문에 아래쪽 NOR 게이트의 출력 Q`의 값은 더 이상 바뀌지 않고 0으로 남아있게 되어 이 상태로 회로가 안정(SR=10, QQ10) 된다. 이와 같은 상황에서 다시 t2 시간에 S를 1에서 0으로 바꾸어도 아래쪽 NOR 게이트의 출력Q`는 Q=1값에 의해 0이 됨으로 출력Q`는 변하지 않으며, 따라서 SR=00 QQ=10 인 상태가 된다.

참고자료

· 1. http://princess.kongju.ac.kr/DigitalMain/framekor.htm
· 2. 디지털공학, 신화전산기획, 장은영
· 3. Didital Logic Application And Design, Yarbrough