Ch13. 시프트 레지스터

소개

제가 직접 책에 나와있는 실험을 시물레이션 과 결과예측까지
총정리 하였습니다.

목차

1. 목적

2. 이론

3. 사용기기 및 부품정보

4. 실험과정 및 결과예측

5. 참고자료

본문내용

1. 실험목적
(1)플립플롭과 시프트 레지스터와의 관계를 알아본다.
(2)입출력 방식에 의한 분류에서 각 방식의 특성을 익힌다.
(3)데이터 이동방식에 의한 분류에서 각 방식의 특성을 익힌다.

2. 이론
(1) 데이터의 입출력 방식
1) 직렬 입력-직렬 출력 시프트 레지스터(Serial in-Serial out Shift Registers)
- 데이터를 직렬로 받아들려 직렬로 처리한다. 즉, 데이터를 1비트씩 입력하여 1비트씩 출력한다는 의미를 갖고 있다.
이 방식은 4 bit 직렬 입력-직렬 출력 시 프트 레지스터로 클리어 입력을 갖춘 74175, 74C175, 40175와 같은 D형 F/F 4개를 캐스케이드로 접속하였다. 이 시프트 레지스터는 4개의 플립플롭으로 구성되므로 4 bit의 데이터를 저장할 수 있으며, 하나의 데이터 입력, 클록 입력, 클리어 입력 및 2개의 콤플리 멘터리 출력을 가지고 <직렬 입력-직렬 출력 시프트 레지스터> 있다.
직렬 입력-직렬 출력 시프트 레지스터의 저장순서에서 맨 처음 순간적으로 클리어 입력을 작동케 하여 리셋 시킨다. 4비트 2진수의 맨 오른쪽(최하위) 비트(1)가 데이터 입력에 가해지고 첫 번째 클록 펄스가 가해지면 F/FA가 세트되어 1이 저장된다. 따라서 QA = 1의 상태가 된다.
두 번째 비트(0)가 데이터 입력에 가해지고 두 번째 펄스가 가해지면 QA = DB = 1이므로 F/FB가 세트되어 QB = 1의 상태가 됨과 동시에 F/FA는 DA = 0이므로 리셋 되어 QA = 0이 된다. 즉 F/FA에 저장되어 있던 첫 번째 비트(1)가 F/FB로 시프트 되고 F/FA에는 두 번째 비트(0)가 새롭게 저장된다. 따라서 QB = 1, QA = 0의 출력 상태가 된다.

참고자료

· 없음