기본 논리 게이트 설계 실험

소개

전기전자기초실험
제 7장 (결과) 기본 논리 게이트 설계 실험.hwp
결과레포트입니다.

목차

※ 각 논리 게이트의 실험 결과를 표로 정리하면 다음과 같다.
1. 여러 종류의 IC에 대해 소비 전력과 스위칭 속도 등을 조사 비교해 보시오.
2. 여러 게이트가 연결될 때, 1일 때와 0일 때의 전류의 흐름과 크기에 대해서 알아보시오.
3. 실제의 사용에서 AND, OR 게이트보다 NAND, NOR게이트가 더 많이 사용되는 이유에 대하여 조사하시오.
4. 게이트의 팬 인과 팬 아웃에 대하여 조사하시오.
5. 2개의 반덧셈기와 OR 게이트로 전덧셈기를 구성하시오.

본문내용

1. 여러 종류의 IC에 대해 소비 전력과 스위칭 속도 등을 조사 비교해 보시오.
( TTL, CMOS 등에서 )
항목
TTL
CMOS
전원전압
  4.75 ~ 5.25V
  종래형 : 3 ~ 18V
  고속형 : 2 ~ 6V
Threshold Level
  1.2 ~ 1.4V
  전원전압의 약 1/2
입출력간 전달지연시간
  LS형 -- 10ns
  AS, AL형 -- 3 ~ 3.5ns
  종래형 : 100ns
  고속형 : 8ns
최고 응답 주파수
  LS형 -- 45MHz
  ALS형 -- 100MHz
  종래형 : 2MHz
  고속형 : 45MHz
소비전류
  LS형 -- 3.2mA(H레벨출력)
               1.6mA(50%듀티)
  0.0005 ~ 0.0003 micro A
품종
  매우 풍부(500종 이상)
  실용상 충분한 품종
사용온도 범위
  섭씨 0 ~ 70도
  섭씨  - 40 ~ 85도
장점
  전달 지연 시간이 짧다
  구조가 간단하여
집적화가 쉽다
단점
  노이즈 마진이 작다
  선로 임피던스에 영향받기 쉽다
  소비전력이 크다
  정전 파괴가 쉽다
  고온에 약하다
- 디지털 IC의 큰 분에는 TTL(Transistor Transistor Logic)과 CMOS(Complementary Metal Oxide Semiconductor)가 있다. 이외에도 고집적도를 얻기 위하여 메모리나 마이컴 관련 IC에 사용되는 N채널 MOS를 시초로 한 초고속 응답용과 컴퓨터나 카운터에 사용되고 있는 ECL(Emitter Coupled Logic) 등 여러 가지가 있으나 특수한 용도나 목적에 사용되고 일반적인 디지털 로직은 TTL이나 CMOS 로직으로 한정된다. TTL은 NPN형 트랜지스터를 중김으로 만들어졌고, CMOS는 FET(전계효과 트랜지스터)를 사용하여 만들어졌다. 이 두 가지 로직의 특징을 간단히 비교하면

2. 여러 게이트가 연결될 때, 1일 때와 0일 때의 전류의 흐름과 크기에 대해서 알아보시오.

3. 실제의 사용에서 AND, OR 게이트보다 NAND, NOR게이트가 더 많이 사용되는 이유에 대하여 조사하시오.

4. 게이트의 팬 인과 팬 아웃에 대하여 조사하시오.

5. 2개의 반덧셈기와 OR 게이트로 전덧셈기를 구성하시오.

참고자료

· 없음