컴퓨터 시스템 구조 4장 연습문제(Computer System Architecture)

소개

Morris Mano가 쓴 컴퓨터 시스템구조 4장 연습문제 입니다.(한글2005로 작성)

목차

4-2
네 레지스터 R0, R1, R2, R3의 출력이 4×1멀티플렉서를 통해 레지스터 R5의 입력에 연결되어 있다. 각 레지스터는 8비트이고, 까지의 타이밍 변수에 의해 다음과 같이 전송 동작이 지정되어 있다.

4-3
다음의 조건부 제어문을 제어 함수를 갖는 두 개의 레지스터 전송문으로 나타내어 보아라.

4-6
어떤 디지탈 컴퓨터가 32비트 크기의 16개 레지스터에 대한 공통 버스 시스템을 가지고 있으며, 버스는 멀티플렉서로 구성되어 있다.
a. 각 멀티플렉서에는 몇 개의 선택 입력이 있는가?
b. 어떤 크기의 멀티플렉서가 필요한가?
c 버스에는 몇 개의 멀티플렉서가 필요한가?

4-8
다음 문장을 구현하는 하드웨어 블럭도를 그려라.
여기서 AR과 BR은 각각 n비트 레지스터이고, x, y, z는 제어 변수이다. 제어 함수나 부울 함수에서의 ＋기호는 OR연산을 나타낸다는 것을 염두에 두고 제어 함수에 대한 논리게이트도 그려라.

4-9
제어 함수에 대한 논리 게이트와 카운트 인에이블 입력을 가진 이진 카운터에 대한 블럭도를 포함하여 다음 문장을 구현하는 하드웨어 블럭도를 그려라.

4-13
네 개의 전가산기 회로를 4비트 조합 회로 디크리멘터(decrementer)를 설계하여라.

4-18
레지스터 A에는 8비트의 이진수 11011001이 들어 있다. A의 값을 다음과 같이 변경시키기 위해서 필요한 B레지스터의 값과 이때 적용된 논리 마이크로 연산을 구하여라.

4-19
8비트의 레지스터 AR, BR, CR, DR이 각각 다음과 같은 최기값을 가지고 있다. 다음과 같은 순서로 마이크로 연산이 수행된 후에 결과로 남아 있을 각 레지스터의 값을 구하여라.

4-23
다음 각 레지스터 전송문에서 틀린 점을 지적하여라.

본문내용

b. 16개 레지스터의 한 비트를 입력으로 취해야 하므로 16×1MUX필요
c. 32비트 크기의 레지스터의 각 비트를 MUX에 1 : 1 대응시키므로 32개의 16×1MUX 필요

<중략>

AND일 경우 0을 1로 set할 수 없고
OR일 경우 1을 0으로 set할 수 없다.
따라서, XOR연산을 사용해야 한다.

참고자료

· 없음