[전자회로]time-interleaved A/D converter

소개

프리젠테이션 자료입니다...

A+ 받은 자료니까 이름과 학번만 쳐서 제출하셔도
좋은 점수 받을겁니다..

목차

1. 시스템의 블록도
2. 간략한 구조
3. 시스템의 동작원리
4. 간략한 구조의 블록도
5. Three types of errors
5-1. 채널간의 gain mismatch
5-2. 채널간의 encode/clock skew
5-3. 채널간의 offset mismatch

본문내용

간략한 구조

여러 개의 채널은 병렬구조로 연결
각 채널은 완전한 A/D 변환기로 동작
N-채널인 경우 N개의 SHA와 A/D 변환기,
하나의 Multiplexer 로 구성
장점 : 변환기의 속도는 하나의 A/D 변환기의 사용보다 N 배 증가
단점 : N 개의 A/D 변환기의 사용으로 면적과 전력소모가 N 배 증가

시스템의 동작원리
90˚ 위상 차이를 가지는 클럭 신호가 각 채널의 SHA에 인가됨(SHA는 서로 다른 위상을 가진 클럭에 의해 조절)
클럭 high 인 경우 : 각 채널은 입력신호를 샘플
클럭 low 인 경우 : 각 채널은 샘플된 신호 홀딩
SHA에서 홀딩 된 신호는 각 채널에 ADC에서 디지털 신호로 변환
각 채널에서 변환된 디지털 신호는 멀티프렉스되어 일련의 디지털 출력을 가짐

참고자료

· 없음