반타원체,사다리꼴 게이트 기반 메모리 설계

소개

"반타원체,사다리꼴 게이트 기반 메모리 설계"에 대한 내용입니다.

목차

1. 연구 배경
2. 연구 가설(Hypothesis)
3. 연구 목표
4. 설계 전략
5. 설계 변수
6. 설계 예제
7. 최적화 목표
8. 검증 계획
9. 예상 기술적 장점
10. 현재 단계의 한계와 향후 과제

본문내용

1. 연구 배경
기존 평면 Gate 기반 비휘발성 메모리는 다음과 같은 상충 관계(trade-off)를 갖는다.
• 프로그램 전압을 낮추면 터널링 전계가 부족해진다.
• 보유시간을 늘리기 위해 터널 절연막을 두껍게 하면 프로그램 속도가 느려진다.
• 프로그램 속도를 유지하기 위해 절연막을 얇게 하면 누설과 절연파괴 위험이 증가한다.
따라서
낮은 프로그램 전압, 두꺼운 터널 절연막, 긴 보유시간을 동시에 만족시키는 새로운 Gate 형상이 필요하다.

2. 연구 가설(Hypothesis)
본 연구는 다음 가설을 검증하는 것을 목표로 한다.
가설 1
평면 Gate 대신 반타원체 또는 사다리꼴 회전체 Gate를 적용하면 국부 전계를 증가시킬 수 있다.

가설 2
국부 전계 증가는 동일 프로그램 전압에서 터널 장벽의 유효 퍼텐셜 형상을 변화시켜 터널링 확률을 증가시킨다.
※ 여기서 "장벽이 얇아진다"는 것은 물리적 두께 감소가 아니라 전자가 느끼는 유효 퍼텐셜 장벽이 변화한다는 의미이다.

가설 3
국부 전계를 적절히 제어하면
• 프로그램 전압을 낮추면서
• 터널 절연막을 평면 구조보다 더 두껍게 설계할 수 있다.

가설 4
전계 집중을 한 점에 과도하게 발생시키지 않고 일정 영역으로 분산시키면
• 절연파괴 가능성을 줄이고
• 터널링은 유지할 수 있다.

가설 5
사다리꼴 회전체 Gate는 반타원체 Gate의 전계 분포를 근사하면서도 공정 재현성과 양산성이 더 우수할 수 있다.

참고자료

· 없음