[A+]광운대_기전실2_4주차_시프트 레지스터 카운터_예비레포트

소개

"[A+]광운대_기전실2_4주차_시프트 레지스터 카운터_예비레포트"에 대한 내용입니다.

목차

1. 실험 제목
2. 실험 목적
3. 관련 이론
4. Vivado simulation
5. 참고 문헌

본문내용

1. 실험 제목
시프트 레지스터 카운터

2. 실험 목적
1) Hardware Description Language(HDL)을 이해하고 그 사용법을 익힌다.
2) Field FPGA board의 용도 및 기능을 파악하고 설계한 digital IC를 검증하는 방법을 익힌다.
3) 시프트 레지스터의 기본 원리를 이해하고 FPGA에 구현한다.

3. 관련 이론

1) Verilog HDL

HDL은 디지털 회로를 설계하고 모델링 할 때 사용되는 하드웨어 기술 언어이다[1]. HDL의 경우 국제적으로 표준화된 언어로 채택되었다. 그렇기 때문에, 특정 반도체 제조 공정이나 설계 방식, 환경에 큰 제한을 받지 않는다는 장점을 가지고 있다. 반도체 제조 기술이 급격하게 발전함에 따라 수백 만 개의 게이트가 직접적으로 연결되는 직접 반도체가 보편화되고 있다. 즉, 반도체를 구성하는 회로가 점차 복잡해지고 있다는 의미이며, 이런 상황에서 디지털 회로 설계는 반도체 제조 과정에 있어서 핵심적인 역할을 하고 있다. 복잡한 회로를 보다 정확하고 효율적으로 설계하기 위해서는 HDL의 사용이 불가피하며, 반도체 회로 설계자들은 HDL을 기반으로 보다 효율적이고 성능이 우수한 반도체 회로를 설계한다.

참고자료

· NewBongMan. (2023.08.31). Verilog HDL, HDL : Verilog-HDL : 네이버 블로그
· 서영호, Verilog HDL. Pp. 9, Microsoft PowerPoint - VerilogHDL3.ppt
· katte. (2023.01.05), HDL 포트, [Verilog] 포트(Ports)와 포트 연결 규칙 — 개발새발 우주정복기
· 베릴로그응애. “베릴로그 테스트벤치 작성법.” (2022.09.24). 베릴로그 테스트벤치(testbench) 작성법: 네이버 블로그
· Docceptor. “(Docceptor 디지털논리회로 6-6) Other counter designs (Unused states, Ring counter, Johnson counter).” (2021.11.01). 영상. 26:09.
· https://youtu.be/b04VRLWTkdU?feature=shared