기초회로실험 - OP-AMP증폭실험

소개

"기초회로실험 - OP-AMP증폭실험"에 대한 내용입니다.

목차

1. 실험개요
가. 기초 이론
나. 반전증폭기
다. 비반전 증폭기
라. 가산기
마. 감산기

2. 실험절차
가. 실험 준비물
나. 실험절차

3. 실험 결과

4. 고찰

본문내용

가. 기초 이론
연산증폭기는 2개의 입력단자와 한 개의 출력단자를 갖는다. 두 입력단자 전압간의 차이를 증폭하는 역할을 한다. 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산증폭기라고 부른다. 책에 나와 있는 증폭기는 반전증폭기, 비반전 증폭기, 가산기 그리고 감산기가 있다. 이 네 개의 증폭기를 설명하기 앞서 전기소자의 동적 특성을 이해하기 위해 증폭기가 이상적이라고 가정한다. 그 조건은 다음과 같다
(1) 전압이득 A = 무한대
(2) 대역폭은 (0~ 무한대)
(3) 2개의 입력 단자중 임의의 한 단자와 접지사이의 입력 임피던스는 무한대
(4) 입력전류는 0
(5) 출력임피던스는 0
(6) 전류는 얼마든지 크게 할 수 있다.

나. 반전증폭기
위는 반전 증폭기이다 삼각형 안의 무한대 기호는 이상적인 연산 증폭기임을 표시하며 이 회로의 전압이득 A는 다음과 같다
A= {V _{out}} over {V _{in}} =- {R _{2}} over {R _{1}}이다.

다. 비반전 증폭기
위 그림은 비반전 증폭기이다. 출력단자와 연산증폭기의 반전입력단자인 (-)에 저항이 연결되어 있고 전압이득은 다음과 같다.
A= {V _{out}} over {V _{in}} =1+ {R _{1}} over {R _{2}}

라. 가산기
가산기 회로의 2개 이상의 입력신호의 크기를 합하거나 또는 비례한 값을 출력한다.
V _{out} =-R _{4} ( {V _{1}} over {R _{1}} + {V _{2}} over {R _{2}} + {V _{3}} over {R _{3}} )이다
마. 감산기

감산기는 두 신호 크기의 차를 출력하는 증폭기이다. 식은 다음과 같다
V _{out} = {R _{2}} over {R _{1}} (V _{2} -V _{1} )

참고자료

· 제11판 회로이론[electric circuits, James W. Nilsson]