[정보통신] 고속데이터 처리를 위한 DCT설계

목차

1. 서론
2. DCT
3. DCT 설계
4. 출력 파형
5. 설계 결과
6. 결론

본문내용

현대에 있어서 영상정보는 아주 큰 비중을 차지하고 있다. 따라서 이러한 영상정보를 얼마나 빨리 그리고 많이 압축 시킬 수 있는가가 핵심적인 관건이다. 이에 많은 부분에서 영상을 압축 시키는 방법들이 연구 되어 지고 있다. 본 논문에서는 MPEG, JPEG, H.261등에서 국제 표준규격으로 채택하고 있는 DCT를 연구하였으며 압축 기술에 핵심인 DCT를 하드웨어적으로 구현하기 위하여 현재 사용하고 있는 8*8인 DCT블록의 계수 값과 8*1인 영상 값의 연산을 DCT 계수의 특성을 이용하여 4*4인 DCT블록의 계수 값과 4*1인 영상 값으로 처리함으로써 현재 사용하는 방법 보다 1/4로 연산 량을 줄였으며 이로 인한 처리 속도를 향상 하였다. 이를 토대로 하드웨어 설계언어인 VHDL언어를 이용하여 설계하고 FPGA칩인 XCV1000E에 다운로드 하여 칩 레벨의 시뮬레이션을 수행하여 설계된 DCT 모듈을 검증하였다. 설계된 DCT 모듈은 영상 압축 및 영상 처리의 고속 DSP에 응용이 가능하다.

참고자료

· [1] 후지와라 히로시, 정제창 역, “최신 MPEG”, 교보문고 1995.
· [2] 이호석·김준기, “알기 쉬운 MPEG-2: 소스코드 해설”, 홍릉과학 출판사, 2002.
· [3] Avanindra Madisetti and Alan N. Willson, “A 100MHz 2-D 8*8 DCT/IDCT Processor for HDTV Applications”, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS