홍익대학교 전자회로실험및설계 최종프로젝트 보고서

소개

홍익대학교 전자전기공학부 실험3 전자회로실험및설계 최종프로젝트 보고서입니다.
A+ 받았습니다.

목차

1. 서론
1) 설계 목적
2) 이론과 설계 착안점
3) 소자 선택 이유

2. 본론
1) 회로와 설계과정 소개
2) 각 stage별 전압이득 계산
3) Cut off 주파수 결정

3. 결론

본문내용

1. 설계 목적
93만큼의 전압이득(Vout/Vin)값을 가지며, 주파수 응답의 범위가 가청주파수 안에 속하는 Multi-Stage Amp를 설계하는 것이 이번 Project 설계의 목적이다. 20log[Vout/vin] = 39.37이다.

2. 이론과 설계 착안점
1) Stage 구성 : Common Emitter와 Common Collector를 어떻게 연결할지 고민하며, 각 증폭기의 특성에 대해 살펴보던 중, 지난학기 배웠던 [전자회로 1] 내용으로부터 영감을 얻게 되었다.
[그림 1]은 Microphone의 소리가 어떠한 방식으로 증폭되어 Speaker로 출력되는지 보여준다. Amp를 설계할 때는 신호를 증폭하는 것이 첫번째 목적이 되겠지만, 제대로 쓰일 수 있는지 고민하는 것도 중요하다고 생각했다. 위 그림을 보면, 증폭기는 큰 입력 임피던스 – 작은 출력 임피던스를 가지는 구조를 갖는다는 것을 알 수 있다. 신호가 누설되지 않고 온전히 입력 받아, 그대로 출력하는 것을 목적으로 한다. <신호의 증폭과 온전한 출력>에 주목하게 되어 증폭기 역할을 수행하는 Common Emitter를 설계한 뒤, 이전 Stage의 출력을 온전히 입력으로 받아 출력할 수 있는 Common Collector 구조를 연결하는 구조를 설계하게 되었다.
Common Emitter Stage에서 전압을 크게 증폭시키지만, Output impedance가 작지 않기 때문에 Common Emitter Stage의 출력 단자 자체에 스피커와 같은 장치를 연결할 경우 출력을 제대로 뽑아내지 못한다는 문제점이 발생한다. Common Collector는 전압이득 값이 작지만(최대 1) 입력을 온전히 출력으로 전달할 수 있다는 특징이 있다. 따라서 출력 단자 자체에 스피커와 같은 장치를 직렬로 연결해도 출력을 잘 뽑아낼 수 있다. 따라서 Common Emitter 다음 Common Collector가 달리는 구조의 Amp 설계하게 되었다.

참고자료

· 없음