전자회로실험2 Ch.20 푸시풀 증폭기 예비보고서

목차

1. 개요
2. 배경 이론
3. 필요 장비 및 부품
4. 예비 리포트
5. SPICE 시뮬레이션

본문내용

1. 개요
일반적인 전자 시스템의 최종단에서는 구동해야 하는 부하저항이 수십 Ohm 정도로 작은 경우가 많다. 이와 같이 부하저항이 작아서 큰 전류로 구동해야 하는 경우를 ‘부하가 크다’ 라고 한다. 예를 들어, 우리가 흔히 접하는 오디오 시스템의 최종 출력단에는 스피커가 연결되는데, 스피커의 입력저항은 약 8Ohm 정도로 매우 작다. 이러한 스피커에 큰 소리를 출력하려면, 즉, 일정 크기 이상의 전력을 전달하려면, 출력단에서 부하로 충분히 큰 전류를 공급해야 한다. 이와 같이, 큰 부하에 높은 전류를 전달하여 높은 출력 전력을 발생시키는 증폭기를 출력단 전력 증폭기라 한다. 본 실험에서 다루고자 하는 푸시풀 증폭기는 이러한 출력단 전력 증폭기의 대표적인 회로이다.
본 실험에서는 BJT를 사용한 푸시풀 증폭기의 구조 및 동작 원리를 이해하고 SPICE 시뮬레이션을 통한 회로 해석과 관련 실험을 수행한다.

2. 배경 이론
그림 20-1은 푸시풀 증폭기의 기본 회로이다. NPN 트랜지스터 Q1과 PNP 트랜지스터 Q2로 구성된다. Q1, Q2의 베이스 단자에 공통으로 입력신호가 인가되고, 에미터 공통단자에서 출력이 발생된다. 전원전압은 +VCC, -VCC가 공급되며, 입출력 단자는 DC바이어스 상태에서 그 중간 값인 0V에 바이어스 되어 있다.
그림 20-2는 푸시풀 증폭기의 입출력 전압 전달특성 그래프이다. Vin =0인 상태, 즉 DC 바이어스 상태에서는 Q1,Q2 모두 턴오프되어 있다. Vin이 증가하여, Q1의 베이스-에미터 다이오드를 턴온 시키는 전압 Vbe,on(약 0.7V)을 넘어서게 되면, Q1은 턴온되고, Q2는 턴오프 상태가 된다. 따라서, 이 상태에서는 푸시풀 증폭기가 Q1에 의한 에미터 팔로어 회로와 같아진다. 에미터 팔로어의 특성상 출력전압 vout은 입력전압 vin을 그대로 따라가게 된다. 따라서, 전압 전달특성 그래프가 기울기가 거의 1인 직선이 된다.

참고자료

· 없음