서강대학교 디지털논리회로실험 5주차 결과보고서

목차

1. 실험목적
2. 배경이론 및 실험방법
3. 실험결과
4. 결과분석 및 토의
5. 검토사항
6. 참고문헌

본문내용

1. 실험목적
1) Exclusive-OR회로를 이용한 비교회로의 구현 및 동작원리 이해
2) 기본 gate를 이용한 half-adder 및 full-adder의 구현 및 동작원리 이해
-ISE를 이용한 symbol library 생성 및 활용
3) 연산회로의 동작 및 signed/unsigned numbers에 대한 이해

2. 배경이론 및 실험방법
비교회로(Comparator)는 두 binary 수의 비교를 통해 판단하는 회로이다.
Adder(가산회로)는 두 개의 1-bit를 더해 2-bit의 합을 출력한다. 2-bit으로 구성된 출력 중 lower-order bit를 sum(S)이라 하고 high-order bit를 carry out(CO)이라고 한다. Adder는 half-adder와 full-adder가 존재하는데, half-adder는 carry out을 고려해주지 못하는데, 이와 같은 기능을 수행하는 adder가 full-adder이다. Full-adder회로는 다음과 같다. Subtractor(감산회로)는 어떤 수의 2’s complement를 더함으로 구현하거나 subtractor의 구현을 통해 수행할 수 있다.
ALUs(연산회로)는 여러 연산 및 논리 동작을 수행할 수 있는 소자이다. 입력의 조합에 따라 수행될 동작을 결정할 수 있다. 대표적인 ALU인 74X181의 동작을 표로 나타내면 다음과 같다. 실험은 XOR를 이용해 Comparator를 구현해보고 그 동작을 확인한다. 또한 FPGA에 내장 되어있는 소자인 COMPM4를 이용해 그 기능을 확인한다. Half-adder를 구현해보고 ISE를 이용한 symbol library의 생성해본다. 이를 활용해 Full-adder를 생성하고 symbol library를 이용하여 덧셈과 뺄셈의 기능이 모두 가능한 회로를 구현해본다.

참고자료

· 디지털논리회로 실험교재, 서강대학교 전자공학과 lab5
· S. Brown and Z. Vranesic, “Fundamentals of Digital Logic with VHDL Design,’ 3 rd edition, McGraw-Hill, 2009.