디지털 논리회로 실험 6주차 ALU 예비보고서

소개

"디지털 논리회로 실험 6주차 ALU 예비보고서"에 대한 내용입니다.

목차

1. 실험 목적

2. 실험 이론

3. 실험 준비

4. 실험 기기 및 부품

5. 주의 사항

6. 실험 과정 및 예상하는 이론적인 실험 결과
1) 기본 실험
2) 응용 실험

7. 참고 문헌

본문내용

1. 실험 목적
4-bit 논리연산장치 (ALU: Arithmetic Logic Unit)에 대해 이해한다.

2. 실험 이론

(1) 연산

연산이란 컴퓨터의 외부로부터 입력되는 자료, 기억 장치 내에 보관된 자료, 중앙 처리 장치(CPU) 내의 기억 장치인 레지스터에 보관된 자료 등을 산술 논리 연산 장치 (ALU : arithmetic and logic unit)를 통해서 처리하는 것을 말한다. 
연산에 사용되는 자료의 성질에 따라 비수치적 연산과 수치적 연산으로 구분할 수 있고 또 사용되는 자료의 수에 따라 단항(unary)연산과 2진(binary) 연산으로 나눈다.
단항 연산은 시프트, 로테이트, MOVE 및 컴플리먼트 연산과 같이 자료의 수가 한 개뿐이며, 2진 연산은 AND, OR과 사칙연산이 있는데 이는 두 개의 자료에 대해서 연산을 행한다.

(2) 산술 논리 연산 장치

산술 논리 연산 장치는 가감승제와 같은 산술 연산과 두 수의 크기를 비교하고 판단하는 논리 연산을 담당하는 장치이다. 
산술 연산에는 사무 계산에 많이 사용되는 10진수 연산과 과학 기술 계산에 많이 사용되는 고정 소수점 연산 및 부동 소수점 연산 등이 있다.
그리고 논리 연산에는 논리적 명령의 처리 즉 로드(load), 스토어(store), 시프트(shift), 비교 및 분기, 편집 (edit), 변환(conversion) 등이 있다.

(3) ALU의 구성

산술 논리 연산 장치의 구성은 덧셈을 위한 가산기를 중심으로 연산에 사용되는 데이터와 연산 결과 등을 임시적으로 기억하기 위한 레지스터, 보수를 만드는 보수기, 오버플로를 검출하는 오버플로 검출기 등으로 구성되어 있다. 

덧셈을 위한 가산기는 2개의 수를 더할 수 있는 전가산기를 필요로 하며 전가산기의 수는 직렬 연산 방식에서는 1개가 필요하지만 병렬 연산 방식에서는 데이터를 구성하는 비트의 수만큼 필요하다.

참고자료

· http://blog.naver.com/PostView.nhn?blogId=sealriel&logNo=10110468141
· http://blog.naver.com/coolchacha/20042228539