기초전자회로실험 - FPGA Board를 이용한 FSM 회로의 구현 예비레포트

소개

"기초전자회로실험 - FPGA Board를 이용한 FSM 회로의 구현 예비레포트"에 대한 내용입니다.

목차

1.실험제목

2.실험목적

3.실험장비
1) Digilent Nexys4 FPGA Board
2) Vivado Design Suite 2014.4
3) Xilinx
4) Altera

4.관련이론
1) FSM(Finite State Machine)
2) 링 카운터와 존슨 카운터의 구성
3) 동기식 카운터

5.실험방법

6.Vivado simulation

7.참고문헌

본문내용

존슨 카운터는 시프트 레지스터에서 trigger edge 발생 시 맨 끝의 플립플롭의 출력Q의 보수 출력Q’의 신호가 맨 앞의 플립플롭의 Q에 전달되도록 회로를 구성해야 한다. 그 예로, 위의 회로도에서 Q(A)는 Q(D)의 반전신호를 받게 설계되어 있다. 존슨 카운터는 구성된 플립플롭 개수가 n개일 때, 각 신호들이 원래 있었던 자리(노드)로 돌아 오는데 n개의 노드를 거쳐야 한다. 하지만, 반전상태로 돌아오기 때문에 원래 신호상태로 되돌아 오려면 또 n개의 노드를 거쳐야 한다. 즉, 처음상태로 돌아오기 위해 모든 노드들은 2n개의 노드를 거쳐야 한다. 따라서 존슨 카운터의 시퀀스는 루프를 띠는 최대 2n개의 상태를 갖는다. 최대 2n개라고 표현한 이유는 3비트여도 101이 들어오면 101, 010 이렇게 2개의 상태만 나오기 때문이다. 존슨 카운터의 시퀀스 중 임의의 상태 하나를 MSB->LSB 또는 LSB->MSB 방향으로 비트를 하나 씩 스캔할 때 한 번만 변화한다면 그레이 코드의 특성을 지니게 된다. 예를 들어, 존슨 카운터의 시퀀스 중 상태 하나가 1110000이라면 그 시퀀스는 그레이 코드의 특성을 띠고, 1100011인 경우 그레이 코드의 특성을 띠지 않는다.[4]

3. 동기식 카운터 :

(1) 설계 방법 :
동기식 카운터의 특성상, 모든 플립플롭의 CLK는 하나의 클록신호원을 받아 동작을 수행하기 때문에, 모든 플립플롭의 출력 Q들은 로 상태전이가 동시에 일어나야 한다. 따라서 카운터의 동작 패턴을 구현할 때, 모든 플립플롭의 출력들을 기준으로 ‘현재 모든 출력 Q들의 상태가 어떤 상태일 때, 다음 trigger edge를 받으면, 다음 출력 들의 상태는 이렇게 나오도록 해야겠다.’ 식으로 큰 설계부터 한다. - ⓐ
그 다음에 할 것은, 각 플립플롭들의 출력 Q가 로 진행하기 위한 플립플롭의 (CLK 외의) 입력을 설계하는 것이다. - ⓑ

참고자료

· https://m.blog.naver.com/rlaghlfh/221092364207
· https://wnsgp.tistory.com/25
· https://riverglennapts.com/ko/digital-counters/282-ring-counter.html
· https://riverglennapts.com/ko/digital-counters/283-johnson-counter.html
· http://www.ktword.co.kr/abbr_view.php?m_temp1=5980
· https://m.blog.naver.com/elrlemrm/220039466566