서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 결과 보고서

목차

1. 실험 목적
2. 실험 결과 및 분석
3. 토의
4. 참고문헌

본문내용

1. 실험 목적
1) 일반적인 binary decoder의 동작 원리를 이해한다.
2) 7-segment의 동작 원리를 이해한다.
3) Priority encoder의 동작 원리를 이해한다.
4) FPGA와 VHDL을 이용한 회로의 구현 방식을 이해한다.

2. 실험 결과 및 분석
1) Binary decoder의 구현
A. 퀴즈 2번의 결과를 TTL로 구현
, 는 각각 DIP_SW[1], DIP_SW[0]를 이용하여 조정하였으며 ~는 LED[3] ~ LED[0]에 연결하였다. [표 2]의 전압 측정 결과로부터 [표 1]의 진리표를 만족하는 회 로를 성공적으로 구현하였음을 확인할 수 있다.

B. DIP 스위치의 위치에 따른 동작 설명
Priority encoder의 경우 입력에 우선순위가 있다. [표 4]의 결과에서 알 수 있듯 입력의 LOW중 가장 우선순위가 높은 것에 의해 출력이 결정되며 그보다 낮은 우선 순위의 입력은 출력에 아무런 영향을 미치지 않는다.

3. 토의
실험 1에서는 code converter를 구현하였다. 과정 1-A ~ 1-C에서 각기 다른 방법으로 [표 1]의 진리표를 만족하는 논리 회로를 구현해 보았는데, 같은 논리 기능을 하는 등가 회로라도 구현 방법에 따라 cost와 complexity가 달라지므로 실제 더 복잡한 회로를 설 계할 때는 이를 고려하여 최적의 구현 방법을 찾는 것이 중요할 것이다.
실험 2에서는 [표 3]의 7-segment decoder를 TTL 소자를 사용하여 구현하였다. 이때, 퀴즈 3번 문제에서는 common cathode 방식의 7-segment를 가정하였으나 실험 키트의 7-segment는 common anode 방식이므로 퀴즈 문제의 진리표를 그대로 사용하면 안된 다는 점에 주의할 필요가 있다.

참고자료

· Stephen Brown & Zvonko Vranesic, Fundamentals of Digital Logic with VHDL Design, 3판, McGraw-Hill, 2009
· 서강대학교 전자공학과, 디지털 논리회로 실험, 서강대학교, 2017