[전자회로실험 예비레포트]선형 연산증폭기회로 능동 필터 회로

목차

1.선형 연산 증폭기 회로
2.능동 필터 회로

본문내용

실험 목적
1. 선형 연산 증폭기 회로에서 DC전압과 AC전압을 측정
2. 연산증폭기를 사용하여 만든 다양한 증폭기의 전압이득을 계산

실험 장비
계측기 : 오실로스코프, DMM, 함수발생기, 직류전원
부품: 저항 100kΩ, 20kΩ // IC μA741

연산증폭기
- 반전 입력단자 : 입력신호와 출력신호가 반전 위상(180위상 차) 가짐
- 비반전 입력단자 : 입력신호와 출력신호가 동일 위상 가짐
- 출력단자 : 출력신호가 나오는 단자
- 전원단자 : + 전원과 -전원이 인가되는 단자

반전증폭기(inverting amplifier)
- 상수 이득을 갖는 증폭회로 중 가장 널리 사용됨
- 출력신호는 입력신호의 위상을 반전시키고 , 과 에 의해 주어지는 상수를
입력신호에 곱하여 얻을 수 있음

비반전증폭기(non inverting amplifier)
- 출력신호는 입력신호의 위상을 그대로 출력
- 전압이득을 계산하기 위해 가상접지 적용해 등가회로를 그리면 ≈ 0V
- 에 걸리는 전압

참고자료

· 전자회로실험 제10판, PEARSON, Rober L.. Boylestad 외2명
· 전자회로 제11판, PEARSON, Boylestad, Nashelsky
· http://smile8916.tistory.com/m/post/7
· http://rootfriend.tistory.com/category/Embedded
· http://egloos.zum.com/meinster/v/7138260
· http://ko.wikipedia.org/wiki/대역_필터
· http://ko.wikipedia.org/wiki/데시벨