압축파일 
-
미리보기
소개
인하대학교 디지털시스템설계과목 과제
32bit ALU를 verilog를 이용하여 두가지 방법으로 설계하였다.
generate구문을 사용하였고, Hierarchical (계층구조) 방법을 적용목차
1. 과제목적
2. 주어진 문제
3. 코드 내용
4. 하위모듈(ALU) 테스트벤치 코드내용과 검증
5. 최상위모듈 32bit ALU 테스트벤치 코드내용과 검증
6. 블록도(dataflow+behavioral 경우)
7. 블록도(dataflow)
8. 고찰본문내용
1. 과제목적
1. generate 구문의 사용법을 익힌다.
2. ALU의 구조와 동작방식에 대해 알아본다.
3. Hierarchical 구조 모델링을 익힌다
<중 략>
8. 고찰
처음 최상위 모듈을 작성할 때 Set값을 wire로 선언하지 않고 시뮬레이션을 실시하였다. 코드상 에러는 발생되지 않았지만, 시뮬레이션값이 약간 이상했다. 전체적으로는 값이 잘 맞았으나, Operation이 3인 경우에만 문제가 생겼다. Result[0]값이 x가 나왔기 때문이다. 문제가 Operation이 3인 경우에만 한정되므로 이 경우에 해당되는 부분인 Less부분을 고려한 결과 Set부분에서 문제가 생겼음을 알 수 있었다. Set값이 top_ALU에서 출력값으로 정의가 되므로 굳이 wire로 처리할 필요가 없다고 생각했으나 이는 매우 잘못된 생각이었다. 이런 생각대로라면 중간의 Carry도 wire로 선언할 필요가 없기 떄문이다.참고자료
· 없음태그
-
자료후기
Ai 리뷰이 자료는 깊이 있는 설명과 다양한 예시 덕분에 과제를 작성하는 데 큰 도움이 되었습니다. 앞으로도 이런 유익한 자료가 계속 등록되기를 바랍니다!
-
자주묻는질문의 답변을 확인해 주세요
꼭 알아주세요
-
자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다. -
해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.
파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치 파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우
문서 초안을 생성해주는 EasyAI
