Combinational_Logic_Design_Ⅰ_Arithmetic_Logic and Comparator

목차

1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab
다. Hypothesis (Expected results) of this Lab & Basis of the assumption

2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서
나. Materials (Equipment’s, Devices) of this Lab
다. Matters that require attentions

3. Results of this Lab (실험 결과)
가. Results of Lab 1.
나. Results of Lab 2.
다. Results of Lab 3.

4. Discussion (토론)
가. Check agreement between the hypothesis and the result
나. Data analysis (compare results, reasons of error)

5. Conclusion (결론)
가. Summarize experiment contents & purpose of this Lab
나. Studies from this Lab

6. Reference (참고문헌)

본문내용

1. Introduction (실험에 대한 소개)
가. Purpose of this Lab : 연산회로에 대해서 알아보고 반가산기, 전가산기 및 4-bit 가산기를 ISE 프로그램을 이용하여 설계해본다. 또한 이러한 과정이 끝나면 응용과제를 수행하며 다른 게이트 또한 설계할 수 있는지 알아본다.

나. Essential Backgrounds (Required theory) for this Lab
1) 연산회로 – 덧셈
가) 2진수의 덧셈은 10진수의 덧셈과 하는 방법이 같다.
나) 십진수 : 153 + 264

<중 략>

나. Data analysis (compare results, reasons of error)
1) Inlab 1. 1-bit Subtractor : Simulation을 한 결과에서 살펴보면 Timing diagram과 같은 결과가 나옴을 확인할 수 있었는데 Truth table에서 보면 A-B-X의 결과가 S와 C로 나타나는데 결과가 음수가 나오게 된다면 자릿수를 빌려와야 하므로 C에는 borrow를 표시하고 S에는 계산한 결과를 나타내게 된다. 따라서 Simulation에서는 위의 결과와 같이 truth table 밑 Timing diagram과 같은 모양을 나타낸다. 장치에서도 그 결과를 확인할 수 있는데 예를 들어 입력이 101인 경우 A-B-X=0이므로 장치에서 볼 수 있듯이 LED는 모두 꺼진 상태를 볼 수 있었다.

2) Inlab 2. 4-bit Subtractor : 이 실험의 경우 Simulation에서 보면 input인 A와 B는 A[0], B[0]부터 A[3], B[3]까지의 값이, input X는 전 자리의 빌림 수이므로 일정한 값이 나타난다. Output인 S도 S[0]부터 S[3]까지 순서대로 입력되어 있고 borrow인 C도 일정한 값을 나타내며 Simulation에 나타나있다. 이는 truth table에 성립하는 결과를 나타내고 있으며 이는 장치에서도 확인할 수 있었다.

참고자료

· 4강 참고자료
· http://rnrlehddl.tistory.com/180 - 감산기의 원리