Sequential-Logic-Design-Ⅰ-Flip-Flop, Register and SIPO

목차

1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab
다. Hypothesis (Expected results) of this Lab & Basis of the assumption

2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서
나. Materials (Equipment’s, Devices) of this Lab
다. Matters that require attentions

3. Results of this Lab (실험 결과)
가. Results of Lab 1.
나. Results of Lab 2.

4. Discussion (토론)
가. Check agreement between the hypothesis and the result
나. Data analysis (compare results, reasons of error)

5. Conclusion (결론)
가. Summarize experiment contents & purpose of this Lab
나. Studies from this Lab

6. Reference (참고문헌)

본문내용

1. Introduction (실험에 대한 소개)
가. Purpose of this Lab : 플립플롭회로에 대해서 알아보고 데이터 전송 회로 및 직렬연결/병렬출력 회로를 ISE 프로그램을 이용하여 설계해본다. 이를 이용하여 다른 회로도 응용할 수 있도록 한다.

나. Essential Backgrounds (Required theory) for this Lab
1) 플립플롭 회로
가) 개요
(1) 조합 논리 : 출력 결과가 입력으로 들어오는 값에 의해 정해짐.
(2) 이전의 결과 또는 입력 신호에 의하여 동작이 구성되기 위해서는, 그 값을 저장해 줄 기억소자가 필요함.
(3) 대부분의 디지털 시스템은 조합 논리 회로와 기억소자로 구성됨.

<중 략>

나. Data analysis (compare results, reasons of error)
1) Inlab 1. 4-bit Shift Register : 이 실험에서 먼저 Simulation을 확인해 본 결과를 먼저 살펴보면, resetn이 0일 경우는 모든 경우에서 작동을 하지 않으며, 작동하는 모든 경우에서의 resetn은 모두 1의 값을 나타내고 있다. Clk은 0과 1을 번갈아가면서 작동을 시켰는데 clk이 1일 때 회로가 작동함을 확인할 수 있었다. 또한 우리가 실질적으로 작동한 data_in은 보면 clk이 1이고 data_in도 1이면 1의 값이 들어가고, clk은 1이나 data_in이 0이 되면 0이 입력되었다. 그러면서 그전의 값은 뒤로 밀려남을 확인할 수 있었다.
이를 장비에서 순서대로 확인해 본 결과를 살펴보면 resetn을 누르고 다른 아무것도 누르지 않은 상태에서 확인해 본 결과는 위의 결과와 같이 모두 0으로 표시되어 불이 들어오지 않음을 확인할 수 있었다. 또한 다음에 resetn은 1인 상태로 두고 data_in과 clk 모두 1으로 입력한 결과 첫번째 LED에 불이 들어오면서 1이라는 입력신호가 들어왔음을 확인하였다. 다음도 이전과 같은 입력을 주자 앞에서 2개의 LED에 불이 들어왔고 그 다음도 마찬가지였다.

참고자료

· 6강 참고자료
· Datasheet