경북대학교 전자공학실험1 올A+ 결과보고서 9장

소개

경북대학교 졸업, 서울대학교 석사, 현재 서울대학교 박사과정중입니다.
전공과목 전부 A+ 받았습니다.
예비보고서는 손으로 작성하여 없습니다.
2009년 기준으로 당시 존재하던 모든 족보/소스를 다 통합하여 작성하였습니다.

목차

1. 실험목적
2 .실험내용

본문내용

1. 실험목적
-SR 래치와 D래치에 대한 논리회로를 이해하고, 각 래치에서 출력을 예측할 수 없는 경우를 분석한다
- 주종 JK 플리플롭과 엣지트리거 JK 플리플롭의 구조와 동작원리를 이해한다.

<중 략>

※분석
S=R=1에서 S=R=0 으로 바뀔 때 Q=1, =0 이었다.
이런 출력이 나온 이유는 동시에 S, R 입력을 변경하더라도 각각의 게이트 통과시간이 다르고, 이 경우 R 에 ‘0’ 입력이 먼저 들어갔기 때문에 Q=1, =0 이 나온 것이다.

4)S=R=1에서 S=R=0 상태로 바꿀 때 출력Q와 가 어떤 상태로 되는지 확인하고, 그 반대 경우로(만약 Q=1, =0라면 Q=0, =1이 되도록)만들려면 어떻게 하면 되는지 회로를 구성하고 실험한다.

-> S=R=1에서 S=R=0으로 바뀔 때 Q=1, =0으로 값이 나왔다.
이것은 R 쪽의 propagation delay 가 짧다는 것이므로, R쪽에 Inverter를 2개를 서로 다른 방향으로 달면 (Q와 NAND 게이트 사이[그림 상으로 S와 가까운 NAND 게이트]와, 출력 Q 바로 앞에 Inverter를 달면) 출력 Q와 가 0과 1이 나올것이다.

<중 략>

*고찰
- 이제까지 실험중 가장 힘들었던 것 같다. 회로를 맞게 구성하였음에도 불구하고 결과가 나오지 않아서 많이 헤메였다.
IC 소자의 불량이 너무 많아서, 나중에는 IC 소자의 게이트 하나하나를 전부 검사해본 후에 정상적으로 작동하는 부분만 골라서, IC 소자를 여러개 모아 사용하였다.
회로구성이 상당히 번거롭고 어려워졌으며, 게이트 작동검사도 귀찮았지만 덕분에 실험을 무사히 마칠 수 있었던 것 같다.

- 인버터를 4개 연결하여 지연을 확인하는 부분에서, 지연을 좀더 확실히 확인하고 사진을 찍어보기 위하여, 사인파를 인가하고 지연되는 부분을 찍으려 하였으나, 아주 약간의 차이만을 느낄 수 있었다. 사진을 찍을만큼 뚜렷하게 지연되는 모습이 나오지 않아 사진을 찍을 수 없어 아쉬웠다.

참고자료

· 없음