VLSI 설계 및 프로젝트 실습 (인하대학교 전자공학과) Ripple Carry Adder,CLA Adder Simulation 결과 보고서

소개

Ripple Carry Adder만 layout하였고, Spice Simulation은 Ripple Carry Adder와 CLA Adder 모두 하였습니다.

매 보고서마다 정말 많은 시간을 들여 작성했습니다.

목차

1. 실험목표
2. 실험과정
3. 회로 설계 방법
4. Ripple Carry Adder Layout
5. NETLIST 작성 및 추출
6. HSPICE 시뮬레이션 결과
7. 시뮬레이션 결과 비교
8. 고찰

본문내용

1. 실험목표
이번 실험의 목표는 Magic Tool을 이용하여 Ripple Carry Adder와 CLA(Carry Look-Ahead) Adder의 Layout을 그려보고 Layout에서 기생소자를 추출하여 기생소자를 포함한 NETLIST와 직접 작성한 NETLIST를 HSPICE로 시뮬레이션하여 그 결과를 비교하는 것이다.

2. 실험과정
이번 실험은 크게 아래와 같은 단계로 진행되었다.
① 회로 설계 (NETLIST 직접 작성)
② HSPICE로 시뮬레이션
③ Magic tool을 이용한 Layout 생성
④ Layout을 추출하여 기생 소자 추출
⑤ Layout을 추출하여 얻은 NETLIST를 HSPICE로 시뮬레이션
⑥ 두 시뮬레이션의 결과 비교

3. 회로 설계 방법
이번 실험에서는 총 2가지의 회로를 설계한다.
@1. Ripple Carry Adder의 설계방법
Ripple Carry Adder는 여러 개의 Full Adder를 이용하여 임의의 비트 수를 더하는 기능을 하는 논리회로이다. 각각의 Full Adder가 Carry입력으로 직전의 Carry 출력을 받는 형식으로, Carry가 물결(ripple)치듯 다음 가산기로 옮겨 간다고 하여 Ripple Carry Adder라 한다. 두 개의 입력 신호를 받아 두 개의 출력 신호 Sum과 Carry를 출력하는 논리 회로이다.
Ripple Carry Adder는 간단하여 빠르게 설계할 수 있는 장점이 있다. 하지만 Full Adder의 Carry입력이 이전 Full Adder의 Carry 출력이므로 하나의 Full Adder가 계산되기 위해 이전 Full Adder의 연산이 선행되어야 하고 이로 인해 연산시간의 지연이 발생한다. 이 때문에 비트 수가 커질수록 연산이 느려지는 단점이 있다.
Ripple Carry Adder는 아래와 같은 회로로 나타낼 수 있다.

<그 림>

이전 가산기의 Carry출력이 다음 가산기의 Carry입력의 역할을 하는 것을 확인할 수 있다. 이 때 전가산기의 숫자만큼의 bit계산을 할 수 있다.

참고자료

· 없음