[컴퓨터공학기초설계및실험2 보고서] 32-bit carry look-ahead adder (CLA) design

소개

컴퓨터 공학 기초 설계 및 실험2 보고서
실험제목: 32-bit carry look-ahead adder (CLA) design입니다.

목차

1. 제목 및 목적
2. 원리(배경지식)
3. 설계 세부사항
4. 설계 검증 및 실험 결과
5. 고찰 및 결론
6. 참고문헌

본문내용

Ripple Carry Adder (RCA)의 느린 속도를 보완하기 위해 Carry만을 계산해주는 별도의Carry Look-ahead Block (CLB)을 통해 Carry를 미리 계산하여 계산시간을 단축시키는 Adder이다. CLA의 기본 idea는 Look-ahead 즉, Carry를 앞서서 보고(예측) adder하여 연산속도를 높이는 것이다. CLA로 Carry out을 미리 계산해주기 위해서는 generation signal, propagation signal을 다음과 같이 정의한다.
Gi=AiBi (generate a carry out if Ai AND Bi are both 1.)
Pi=Ai+Bi (propagate a carry in to the carry out if Ai OR Bi is 1.)

<중 략>

Carry Look-ahead Block (CLB)에서 carry out을 생성해주므로 CLA의 Full adder에서는 output으로 carry out이 따로 필요하지 않고, Sum값에 대비되는 s만 필요하다.
flip-flop이 없는 circuit을 combinational logic이라 한다. combinational logic의 앞 뒤로
flip-flop을 구성하여 clock을 발생시킬 때 Data requirement time과 Data Arrival time의 차를 slack이라고 한다. 이 slack이 0보다 커야 하고, 0보다 작으면 이상한 값이 나온다.
<= 는 non-blocking으로 순서에 상관없이 일괄적으로 데이터가 들어간다.

<중 략>

다음의 경우, 더했을 때 Sum이 16을 넘지 않아 carry out이 발생하지 않는다.
a=0010(2), b=0110(6), ci=0 -> s=1000(8), co=0
carry까지 더했을 때 Sum이 16이 나와 carry out이 발생하는 경우이다.
a=0110(6), b=1001(9), ci=1 -> s=0000, co=1

참고자료

· 없음