한컴오피스 
-
미리보기
목차
1. 공통 소스 JFET 증폭기
2. PSPICE 시뮬레이션값과 비교
3. 공통 드레인 증폭기
본문내용
<그림 16-5의 회로도> <입력전압과 출력전압의 파형>
위의 회로도는 교재의 회로를 P-Spice로 시뮬레이션을 해본결과이다. <입력전압과 출력전압의 파형>의 그림에서는 아래의 파형이 입력전압의 파형이고 위의 파형이 출력전압의 파형이다. 교재에 나와 있는 것처럼 입력파형은 1kHz,~100mV _{ P-P}를 사용하였고, 시뮬상에서는 amplitude의 값을 50m로 함으로써 100mV _{ P-P}를 맞춰주었다. 시뮬레이션 결과 이론상으로 알고 있던 것처럼 입력파형과 출력파형이 180°의 위상차를 보이는 것을 볼 수 있다. 또한 출력 전압 V_{ D}의 값인 약 8.2V(8.184V)근처에서 출력파형이 전압이득의 값인 약 12.25배 만큼 증폭되어 나타나는 것을 확인할 수 있다.
<중 략>
먼저 이론적으로 설명을 하면 소스 공통 접속과는 달리 드레인 공통 접속은 부하 저항이 소스 회로에 연결되고, 출력이 소스로부터 얻어지므로 이 회로의 출력 특성은 극적으로 달라진다. 출력 임피던스는 비교적 낮고, 전압 이득은 1 보다 작다. 전압 증폭이 요구되는 곳에서는 이런 구성 방법이 소용되지 않는다. 그러나 낮은 출력 임피던스가 이 회로를 응용에서 유용하게 만드는 요인이 된다. 이런 증폭기 구성은 소스 팔로워라고 종종 불린다. 입력 신호는 결합 커패시터를 통해서 게이트에 공급되고 출력은 소스 단자에서 얻는다. JFET 공통 드레인 증폭기 회로에서 입력신호가 부하에 전달되는 전압이 트랜지스터 공통 콜렉터 회로보다 훨씬 작은 것을 관찰 할 수 있었다.참고자료
· 위키백과 http://en.wikipedia.org/wiki/Jfet JFET 검색
· 도서출판 상학당. 전자․통신기초실험. 이병기저 pp269~286태그
-
자료후기
Ai 리뷰지식판매자가 제공한 자료는 정보가 풍부하고, 내용이 명확하게 정리되어 있어 과제를 작성하는데 큰 도움이 되었습니다. 매우 추천할 만한 자료입니다!
-
자주묻는질문의 답변을 확인해 주세요
꼭 알아주세요
-
자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다. -
해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.
파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치 파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우
문서 초안을 생성해주는 EasyAI
