[디지탈 공학] DIGITAL LOGIC 총정리

목차

1.부울대수
2. GATES
3. CONBINATIONAL CIRCUITS
(1)Implementation of Boolean
(2)Karnaugh Maps
(3)Quine-McKluskey
(4)Multiplexers
(5)Demultiplexer
(6)DECODER
(7)PLA(Programmable Logic Array)
(8)ROM(Read-Only Memory)
(9)Adders
4.Sequential Circuits
(1)Flip-Flops
(2)Registers
(3)Counters

본문내용

Karnaugh Maps
Karnaugh Maps은 적은 수(4개에서 6개까지) 의 변수를 가진 부울 함수를 간략화 시키는 데 편리하게 사용될 수 있는 방법이다. 맵은 n개의 2진 변수들에 대한 모든 조합들을 나타내는 칸(square) 들의 배열로 이루어진다.
맵은 어떤 부울 함수든지 다음과 같은 방법으로 표현할 수 있다. 각 칸은 각 SOP 항에 대응되며, 해당 변수에 대하여는 1 이, 변수의 NOT에 대하여는 0이 쓰여 진다. 따라서 그림 A.7a 의 네 번째 칸은에 대응되며에 대응되며, 이와 같이 함수의 각 항에 대응되는 칸에는 1 이 쓰여 진다. 따라서 2-변수 맵의 예 (그림 A.7a) 는 에 대한 것이 된다. 또한 그림 A.7b는 표 A.3 의 진리표에 대한 맵이다. 부울 표현을 맵으로 변환하기 위해서는 먼저 그 표현을 canonical 형태로 바꾸어야 한다 .
함수의 각 항이 모든 변수를 포함해야 한다. 예를 들어, 식 (A.3)을 먼저 식(A.1)과 같은 형태로 확장한 다음에 맵으로 변환해야 한다. 그림 A.7d 는 맵의 행렬과 변수와의 관계를 설명해주고 있다. 기호 A에 포함된 두 개의 행은 변수 A가 1값을 가지는 칸들이다. 다시 말하면, A 가 포함하지 않는
두 행에서는 A의 값은 0이다. B, C, D 에 대하여도 마찬가지이다.

참고자료

· 없음