임베디드 시스템 실험 13주차 HBE EMPOS Ⅲ SC100 INTERRUPT, TIMER 제어

목차

1. Title
2. Name
3. Abstract
4. Background
5. Source code
6. Experimental Results
7. Conclusion
8. References

본문내용

3. Abstract
EMPOSⅢ - INTERRUPT, TIMER 제어 (C Language)
이번 실험은 HBE_EMPOS_Ⅲ_SC100 보드의 INTERRUPT와 TIMER Register에 대해 알아보고, EMPOSⅢ Tool에서 C Language를 기반으로 하여 INTERRUPT와 TIMER를 이용한 UART통신과 GPIO의 제어 방법에 대해서 이해한다.

4. Background
VIC - OVERVIEW
1. OVERVIEW
S5PC100에는 The interrupt controller는 3개의 VIC's(Vectored Interrupt Controller, ARM PrimeCell PL192)와 3개의 TZIC's(TrustZone Interrupt Controller, SP890)으로 구성되어 있다.
3개의 TZIC's와 3개의 VIC's는 94개의 interrupt source를 지원하는 daisy-chained이다.
TZIC은 TrustZone design에서 software interface에 secure interrupt system을 제공한다. 또한 nFIQ interrupt의 secure control을 제공하고, system(VIC)의 non-secure side상의 interrupt controller로 부터 해당 interrupt source를 차폐한다. nIRQ signal을 발생시키기 위해서는 VIC를 사용한다.
non-secure interrupt source로부터 nFIQ를 발생시키기 위해서는 TZIC0에서 non-secure interrupt controller로부터 nNSFIQIN signal을 가져야 한다.

<중 략>

그리고 "EMPOS_III_REG_FPGA.H"은 FPGA관련 Register들에 대한 주소 값을 설정해 놓은 헤더파일로, 7Segment를 제어하기 위해서 선언하였으며, “INCLUDE_FILE.H"에는 ”bits.h"라는 0번째 bit부터 31번째 bit까지 BIT0~BIT31로 선언하여 원하는 bit에 대한 연산을 위해 사용된 헤더파일과 "S5PC100_REG_GPIO.H"라는 S5PC100에서 GPIO관련 Register에 대한 주소값을 변수로 선언해 놓은 헤더파일과 "S5PC100_REG_UART.H"라는 S5PC100에서 UART관련 Register에 대한 주소값을 변수로 선언해 놓은 헤더파일과 "S5PC100_REG_VIC.H" S5PC100에서 VIC(Vector Interrupt Controller)관련 Register에 대한 주소값을 변수로 선언해 놓은 헤더파일과 "S5PC100_REG_TIMER.H"라는 S5PC100에서 TIMER관련 Register에 대한 주소값을 변수로 선언해 놓은 헤더파일이 포함되어 있다.

<이하생략>

참고자료

· S5PC100_UM_REV101 / SAMSUNG
· HBE_EMPOS III_SC100 Programming Guide_v1.1 / (주) 한백전자
· FPGA Memory Map / VLSI 홈페이지 실험자료
· [HandOut] RVDS for Cortex-A8
· [HandOut] 10_1.HBE_ADK_SC100 Board Overview
· [HandOut] 10_2.HBE_ADK_SC100 GPIO(PAD CONTROL)
· [HandOut] 11_0.HBE_EMPOS_Ⅲ_SC100_UART
· [HandOut] 11_1.HBE_EMPOS_Ⅲ_SC100_VIC(VECTORED_INTERRUPT_CONTROLLER)
· [HandOut] 11_2.HBE_EMPOS_Ⅲ_SC100_PULSE_WIDTH_MODULATION_TIMER
· http://www.hanback.co.kr/ (주) 한백전자