베릴로그(cpu설계)

목차

1. 설계 과정
2. 인스트럭션 설명
3. 제어 ASM 도
4. 제어워드 및 설명
5. 어셈블리프로그램과 동작설명
6. 타임 테이블

본문내용

Data path
Data path 설계는 기존실습을 기반으로 16비트로 확장하여 설계하였다.
구성으로는 RF(resister file),FU(function Unit)으로 구성 되어 있습니다.

-RF (Resister File)
RF은 R0~R8까지 총 9개의 register로 구성되어있으며 모두 16비트로 구성하였습니다. DR, SA, SB를 입력으로받아 R0~7까지 의 레지스터를 결정하도록 설계하였습니다.또 (TD, TA, TB)를 제어신호로 받아 R8의 값을 결정하도록 설계하였습니다.
DR, SA, SB의 신호로부터 R0~7까지의 레지스터파일을 결정하며 제어신호(TD,TA,TB)를 이용하여 R8를 선택해 연산할 값을 출력하고 결과값을 저장해준다.

-FU(function Unit)
다양한 연산또는 시프트를 할지를 결정하며 데이터패스의 출력되는 값을 출력한다. 또한 그 funcition의 상태에 따라 V,C,N,Z의 값이 나오게 되는데 이로인해 microprogramed control의 상태에 영향을 준다.
이 구성들을 이용하여 주어진 그림과 같이 서로 연결하여 주었으며 최종적으로 FU의 출력들은 MP_C(microprogramed control)로 연결하여 넘겨주었다.

MUX B MB를 선택선으로 받아 RF의 출력과 zerofill 의 출력을 선택하여 FU의 B입력으로 보내 주도록 DataPath 안에 설계하였습니다.

MUX M MM을 선택선으로 받아 RF의 출력 A와 PC_data의 출력을 선택하여 MM_ram(메모리 M)의 어드레스로 보내주도록 설계하였습니다.

MUX D MD를 선택선으로 받아 MM_ram의 출력과 FU의 출력을 선택하여 RF의 입력으로 보내주도록 설계하였습니다.


MP_C (microprogram_control)
MP_C 는 PC,CAR,Mux_S, IR,CM_rom(control memory)를 인스턴스 하도록 설계하였습니다.
- PC는 PI와 , PL을 입력으로 받아 PC_data 의 값을 증가 시켜주거나 extend 값으로 변경 해 주도록 설계하였습니다.

참고자료

· 없음