[논리회로]Exclusive-OR게이트 및 패리티 검사기

소개

Exclusive-OR 게이트 ,Inclusive-OR(Exclusive-NOR)게이트에 대한 설명과 패리티 검사기에 대해 알아본다.

목차

1. Exclusive-OR 게이트
2. Exclusive-OR 게이트의 구성
3. 패리티 검사기
4. 예비문제
5. 사용기기 및 부품
6. 실험절차
◈ 실험절차

본문내용

1.Exclusive-OR 게이트
⑴ Exclusive-OR
Exclusive-OR(배타적 OR)는 「두 개의 입력이 같은 논리이면 출력이 LOW, 다른 논리이면 HIGH」를 나타내는 논리 게이트이다. 이는 동일 논리를 검출하는데 이용되며 가산기, 감산기의 기본 게이트가 된다. Exclusive-OR게이트의 논리식, 논리기호는 [그림 4-1]과 같으며, 진리표는 <표 4-1>과 같다.

⑵ Inclusive-OR(Exclusive-NOR)
Inclusive-OR는 Exclusive-OR의 역논리 즉, 「두 개의 입력이 같은 논리이면 출력이 HIGH, 다른 논리이면 LOW」를 나타내는 논리 게이트로 논리식, 논리 기호는 [그림 4-2]와 같으며, 진리표는 <표 4-2>와 같다.

<중 략>

3. 패리티 검사기
2진 비트(bit)의 합이 홀수이면 홀수 패리티(odd parity), 짝수이면 짝수 패리티(even parity)라고 하는데 이를 검출해 내는 것을 패리티 검사기라 한다.
예를 들어 [그림 4-6]은 A,B,C,D 4비트의 2진 정보 중 1의 개수가 짝수이면 Z=0이 되어 짝수 패리티를 나타내고, 1의 개수가 홀수이면 Z=1이 되어 홀수 패리티를 나타낸다.

[그림 4-6]도 A,B,C,D의 1의 수가 홀수이면 Z=1, 짝수이면 Z=0로 판별할 수 있고, P'단자를 접지시키고 P=0인 경우를 홀수 패리티, P=1인 경우를 짝수 패리티로 쓸 수 있다

참고자료

· 논리회로실험
· 권오근 김태 이명희 공저