디지털집적회로 MAGIC을 이용한 전가산기(full adder) 반도체 레이아웃 설계 및 HSPICE 시뮬레이션

소개

magic을 이용한 전가산기(full adder) 반도체 레이아웃 설계입니다.

10점만점 받았던 리포트 구요. 자세한 레이아웃과 spice 코드를 첨부 하였습니다.

그리고 HSPICE 시뮬레이션도 첨부하였구요.

목차

1. 전가산기 진리표
2. HSPICE 시뮬레이션
3. SPICE 코드
4. LAYOUT

본문내용

넷리스트입니다.
* SPICE3 file created from adder.ext - technology: tsmc

.lib `TSMC018.l` MOS

.option scale=0.06u
.global VDD Gnd
.temp=25

Vdd VDD Gnd 3.3
Va l_adder_0/in_a Gnd pwl (0n 3.3 r)
Vb l_adder_0/in_b Gnd pwl (0n 3.3 r)
Vcin l_adder_0/in_cin Gnd pwl (0n 0 49n 0 50n 3.3 99n 3.3 100n 0 r)


M0 r_adder_0/r_n1 l_adder_0/in_cin r_adder_0/sum VDD CMOSP w=10 l=3
+ ad=0 pd=0 as=0 ps=0
M1 r_adder_0/r_n2 l_adder_0/in_a r_adder_0/r_n1 VDD CMOSP w=10 l=3
+ ad=0 pd=0 as=0 ps=0
M2 VDD l_adder_0/in_b r_adder_0/r_n2 VDD CMOSP w=10 l=3

참고자료

· 없음