결과(실험2,실험3), 200820126, 안효중, 9조

소개

아주대 전자회로실험 결과보고서입니다.

목차

1. < 실험 2 전류-전압 변환 회로 결과보고서 >

본문내용

[1] 실험 의의
전압-전류 변환기와 전류-전압 변환기, 전류 증폭기에 대한 이론을 습득하고 실험을 통해서 실제 동작을 확인해 본다.

[2] 실험 수행 과정
① 전압-전류 변환기

위와 같은 회로도를 빵판에 구성하였다. 그리고 입력 전압이 1V가 되도록 1kΩ 가변저항을 조절하였다. 그리고 출력되는 전류를 DMM으로 관찰하여 전압이 전류로 변환되는지를 관찰해 보았다. 1V 뿐만 아니라 4V, 6V, 8V에 대해서도 각각 출력 전류를 측정해 보았다.

<중 략>

CH2(초록색)가 입력 전압이고 CH1(노란색)이 출력 전압이다. 제네레이터의 최대 발생 크기가 5Vpp이기 때문에 원래 예정이었던 10Vpp로 진행하지 않고 5Vpp, 10kHz의 입력 전압을 넣어주었다. 실험 전에 해본 시뮬레이션 결과는 3.34Vpp가 나왔고 실험을 통해서는 3.62Vpp가 나왔다. 아주 약간의 차이로 거의 같은 결과가 나온 것이다. 또 이 적분기 회로의 특성을 볼 수 있는 것이 바로 파형인데, 입력 전압의 cos파형이 sin파형으로 나온 것이다. 즉, 적분한 결과가 출력 전압으로 나타나는 것을 확인할 수 있다.
주기는 확인해본 결과 입력과 출력이 100μs의 같은 값으로 나타났다. 이론적으로 생각해보면 입력을 10kHz의 주파수로 넣어줬으니까 그 주기는 100μs이고, 입력을 적분한 출력값 또한 10kHz의 주파수를 유지하고 파형의 진폭만 바뀌는 것이기 때문에 입력과 동일한 주기가 나타날 것이라고 생각해 볼 수 있었다. 실제 실험 결과 역시 주기가 같은 값을 나타냄을 확인해 볼 수 있었다.

참고자료

· 없음