메모리 접근 기법

소개

메모리 접근 스케쥴링에 관한 논문 번역과 DRAM의 접근 동작 방식을 설명해 놓은 레포트 입니다,

목차

1. 개요

2. 전반적인 소개

3. DRAM 의 구조와 메모리 접근 스케쥴링

4. 구성
4.1 Stream Processor Architecture 구조
4.2 Benchmarks

5. 연구 결과
5.1 First-ready Scheduling
5.2 Aggressive Reordering

6. 관련 업무 및 결론

본문내용

1. 개요

메모리 시스템의 대역폭과 지연대기는 동시대의 DRAM칩의 뱅크, 행, 열의 3-d 구조의 특징과의 상호작용을 통한 접근 방법에 매우 의존적이다. 다른 행에 있는 다른 열의 연속적인 참조와 뱅크 내에 있는 다른 행 사이의 대역폭간에 많은 차이점이 있다.
메모리 접근 스케쥴링은 3-d 메모리 구조의 지역성을 이용하기 위해 메모리 시스템을 재정리 함으로써 수행을 향상시킨다. 연속적인 첫 번째 준비 참조는, 순차적으로 수행되는 예전의 재정리는 대역폭을 40% 정도 향상시킨다. 메모리 대역폭을 최적화 하기 위해 스케쥴 되는 재정리는 어플리케이션의 동일한 집합을 통해 대역폭을 93%정도 향상시킨다. 메모리 접근 스케쥴링에서는, 프로세서가 희소한 메모리 대역폭을 최상으로의 효율적으로 사용가능케 하는 미디어 프로세서가 특히 중요하다.


2. 전반적인 소개


현대 컴퓨터 시스템은 메모리 수행에 의해 점점 한계에 다다르고 있다. 과학 기술의 발달로 인하여 컴퓨터 기술이 많이 발전하였으나 프로세서와 메모리 사이의 격차가 점점 벌어져 왔다. 프로세서 수행이 매년 60%가 증가하는 동안, 메모리 칩의 대역폭은 매년 10%정도 밖에 오르지 않아 와서 프로세서 수행에 맞추는데 요구되는 메모리 대역폭을 제공하는 것을 매우 비싸게 만들었다. 메모리 대역폭 병목 현상은 캐시에서 좋지 않은 스트리밍 메모리 참조 패턴의 미디어 프로세서에서 훨씬 더 극심했다. 메인 메모리의 대역폭 요구를 감소시키는 효율적인 캐시 없이는, 이 미디어 프로세서는 다른 컴퓨터 시스템보다 시스템 대역폭에 의해 더욱 종종 제한될 것이다.
메모리 대역폭을 최대화 하기 위해, 현대의 DRAM 구성요소는 메모리 접근에서의 파이프라인을 허락했다. 이러한 것이 제공된 메모리 대역폭의 정점을 증가시키고 있는 동안 그것들은 또한 DRAM의 수행을 접근 패턴에 훨씬 더 의존적으로 만들었다. 현대의 DRAM들은 실제로 랜덤 접근 장치(모든 지역에서 동등한 접근 시간인) 가 아니다. 오히려 뱅크/행/열의 차원을 가진 삼차원 메모리 장치이다. 현대 메모리 장치의 삼차원 유형은 DRAM의 non-uniform 접근시간을 이용하는 메모리 연산을 재정리 하기 이롭게 만든다. 이 최적화는 어떻게 예상외의 산술적인 연산을 슈퍼 스칼라 프로세서가 스케쥴 하게 할 것인가와 유사하다. 슈퍼 스칼라 프로세서를 통해, 순차적인 실행의 의미는 결과를 재정리 함으로써 보존된다고 한다.
이 논문은 프로세서 수행에 따른 메모리 대역폭을 어떻게 증가시킬 것인가에 대한 내용이 주를 이룬다. 어플리케이션, 벤치마크의 적용으로 메모리 대역폭을 증가시킨 것을 보여주는데 이것에 대해서 자세히 알아보도록 하겠다.

참고자료

· 없음