쿼터스를 이용한 전가산기와 8421 가산기(BCD가산기)를 설계 보고서

소개

제안서,결과보고서, 그외회로 사진첨부,실험하여 작성한 보고서입니다.

목차

없음

본문내용

1. 명 제
- Quartus tool을 이용하여 전가산기와 8421 가산기를 설계하라.

2. 목 적
1) 전가산기의 가산 원리를 이해하고 논리게이트를 써서 설계한다.
2) BCD 가산기의 가산 원리를 이해하고 논리게이트를 써서 설계한다.

3. 설계 순서
1) Quartus tool을 이용하여 전가산기를 설계
2) 전가산기 Simulation 파형 동작확인
2) 전가산기 회로를 이용하여 8421 가산기 설계
3) BCD 가산기 Simulation 파형 동작확인
4) 디버깅

4. 동작원리
1) 전가산기
전가산기(Full Adder)는 캐리입력까지도 취급할 수 있는 가산기 즉, 3자리의 2진수를 가산할 수 있는 가산기이다.

2) BCD 가산기
2진화 10진수는 4비트로 10진수의 한자리를 0부터 9까지 나타내고 있기 때문에 2진 가산 결과의 합은 10진수로는 2(0~9)로 0부터 18까지 된다. 따라서 그대로는 가산이 되지 않으며 다음과 같은 보정과정을 거쳐야 올바른 BCD 결과를 얻을 수 있다.
① BCD 가산결과가 0부터 9일 때
이 경우에는 2진 가산의 결과가 그대로 BCD의 가산 결과가 된다.
② BCD 가산 결과가 10부터 18일 때
이 때에는 BCD는 0부터 9까지 밖에 나타낼 수 없으므로 BCD의 자리올림이 필요하며, 그 합에서 1010을 (-)하든지 0110(1010의 2의 보수)를 더하면 된다.
BCD 가산회로를 구성하기 위에서는 우선 BCD를 나타낼 4비트 2진 가산회로가 필요하고, 가산결과 합이 10 이상인 경우가 있으므로 이때를 생각하여 합이 10이상의 유무를 검출하여 캐리신호를 동작시켜 그 합에 0110(또는 1010를 감산)를 가산하는 회로가 필요하게 된다.

참고자료

· 없음