2011년 연세대학교 컴퓨터구조 이용석교수님 프로젝트

소개

2011년 1학기 연세대학교 컴퓨터구조 이용석교수님 수업 프로젝트입니다.
4단계로 작동하는 프로세서를 설계하였으며, 실행단계에는 Carry look-ahead adder(CLA)로 구현하였습니다.
첨부파일에는 보고서와 Model-sim 소스코드가 포함되어있습니다.

목차

없음

본문내용

Carry look-ahead adder는 digital logic에서 주로 사용되는 adder로 carry bit을 결정하는데 소요되는 시간을 줄여서 연산 속도를 향상시켰다. 이는 조금 더 간단한 ripple carry adder와 비교 되는데, ripple carry adder의 경우 carry bit이 sum bit과 동시에 연산되어야 하며, 그리고 각각의 bit은 previous carry의 연산이 될 때까지 지연되어야한다. ▲ 4bit ALU with Carry Lookahead Logic

32bit의 Carry Lookahead Logic은 4bit의 ALU를 4개 연결하여 16bit ALU, 이 16bit ALU를 또 두 개 연결하여 만든다.

① PC(Program counter), Clock
현재 명령의 주소를 나타내는 PC(Program counter)값은 PC, 다음 Fetch단계에서 계산하는 다음 명령의 주소를 PC_4로 지정하였다. 위의 그림을 표로 나타내면,

clk
100ns~300ns
300ns~500ns
PC
00...0010100
00...0011000
PC_4
00...0011000
00...0011100

첫 cycle의 PC 값은 20이며 PC+4의 값은 24, 두 번째 cycle에서 PC 값은 24이며 PC+4의 값은 28으로 PC가 정확히 작동함을 알 수 있다.


② Instruction memory

R format의 명령어는 6bit의 opcode, 5bit의 source register, 5bit의 target register, 5bit의 destination register, 5bit의 shift amount, 6bit의 function으로 이루어져있다.
-
6bit
5bit
5bit
5bit
5bit
6bit
R format
opcode
source
target
.
...

참고자료

· 없음