carry look ahead 방식의 이해를 통해서 4bit adder의 설계

소개

디지털 시스템에서 carry look ahead 방식의 4bit adder의 설계를 통해 adder의 차이점을 분석하고 CLA Adder가 빠른 이유 알 수 있도록 작성된 레포트 입니다.

목차

1. CLA 방식의 ADDER

2. Ripple 방식의 ADDER

3. Time Analyzer를 이용하여 두 Adder의 지연시간 비교

4. 두 Adder의 차이점에 대한 분석

본문내용

Source code 및 code 분석

module carry_lookahead_4bit_adder(a,b,c0,s,c4); // carry_lookahead_4bit_adder라는 모듈 설정

input [3:0] a,b; // a, b라는 4bit 입력값 설정
input c0; // 초기 carry c0라는 입력값 설정
output [3:0] s; // s라는 sum을 의미하는 4bit 입력값 설정
output c4; // c4라는 출력값 설정

wire [3:0] p,g; // p, g라는 4bit wire 설정
wire p0c0,p1c1,p2c2,p3c3,c1,c2,c3; // p0c0,p1c1,p2c2,p3c3,c1,c2,c3라는 wire 설정

<중략>


CLA Adder가 빠른 이유: CG와 CP의 각 함수는 전가산기의 P, Q 입력에 항으로 표현 할 수 있기 때문에 모든 출력 캐리는 즉각 유용하며(게이트 지연시간 제외) 마지막 결과를 얻기 전에 모든 단을 통과하기 위한 캐리를 기다리지 않아도 되 므로 CLA 기술은 가산처리의 속도를 높여준다.

앞 가산기의 캐리출력을 다음 가산기의 캐리입력으로 사용하는Ripple Adder는 가산기 횟수 만큼의 지연이 생깁니다.그 지연을 없애기 위해서 캐리를 독립적으로 따로 계산하는 방법을 사용하는데... 그것이 CLA 입니다.이 소스에서는..- Carry Generate 와 Carry Propagate 를 구현한 컴포넌트- Carry Lookahead 컴포넌트- Sum 을 계산하는 컴포넌트이렇게 3가지 컴포넌트를 써서 CLA를 구현합니다.

참고자료

· 없음