디지털논리회로

소개

verilog DMAC

목차

1.Introduction
2.Project specification
3.Design Details
4.Design verification strategy and results
5.Conclusion

본문내용

1.Introduction
A.과제를 하게 된 동기
DMAC를 Verilog HDL로 구현하므로 DMAC 설계를 통해서 주어진 Specification을 충분히 이해하고 이해한 Specification에 맞게 설계하고 팀 프로젝트를 통한 Team Work의 향상을 목표로 한다. 또한 프로젝트를 통하여 2010년도 2학기 디지털논리회로 과목에 대한 전반적인 이해를 돕는다.
B.과제 완료 후 기대되는 학습효과
Design spec을 통해서 DMAC가 어떠한 동작을 하는지 새로운 지식을 얻을 수 있고 프로젝트를 진행함으로서 잊어버릴 수 있는 내용들을 복습 할 수 있으며, 새로운 Module을 구현할 수 있고, Module의 동작과 설계 감각을 한 번 더 익힐 수 있다. DMAC 프로젝트는 조합논리회로(MUX Decoder) 순차논리회로(FSM Counter) 등을 복습하여 현재 지니고 있는 지식을 확인하는 좋은 기회가 될 수 있으며, 과제를 진행하면서 모르고 있던 부분을 알 수 있다. 이러한 부분들을 조원과 토론함으로써 조원들과 서로간의 지식을 공유하고 이전보다 향상된 Verilog HDL구현 능력을 가지게 된다.

<중 략>

시간이 상당히 많이 걸렸고 Design specification에 맞게 설계하는 것도 어려웠다. 내부 레지스터를 변경하지 않고 데이터를 전송하는 방법을 찾다가 레지스터변수를 이용해서 레지스터변수에 read write 주소를 복사하고 read write상태를 나타낼 수 있다는 것을 알게 되었고 이러한 방법을 이용하여 설계를 하였다. 처음 설계가 끝나고 1차 검증이 지나고 난 후에 RAM3가 Chip_EN이 되지 않는 것을 확인하고 RAM선택을 담당하는 BUS가 잘못설계된 것을 알게 되었고 BUS를 수정했다. 이번 프로젝트를 통해서 한 학기 동안 배운 이론과 설계와 더불어 do파일 테스트벤치 명령어의 사용법 등 많은 것을 배운 것 같다.

참고자료

· 없음