LogicWork를 이용한 ALU 설계

소개

Logicworks를 이용하여 ALU를 설계하였습니다.

목차

없음

본문내용

FILE:ALU_report.hwp
처음 16비트 레지스터를 구현하기위하여 JK플립플롭을 완성 하였다.
위의 D_ALU, DR,AC는 16 비트 레지스터로써 D_ALU는 OUT 되는 것이고 DR과 AC는 입풋 되는 것들이다. 여기에 Clock, set, reset을 인풋 시그널로 받아 들이게 된다.
Set은 데이터가 입력될 때 set = 1이여야만 입력이 가능하다. reset은 플립플롭의 값을 0으로 만들어 clear기능을 한다.
AND_inALU는 각 각의 d0 은 d0끼리 d1은 d1끼리 and 연산을 하여 각각의 시그널로 아웃풋 되는 것을 버스로 인풋 아웃풋 할 수 있도록 구현한 것이다.
ADD는 두개의 버스 인풋을 받아 들여 두개를 Full Adder로 가산 연산을 하게 되는데 최하위 비트에서는 Carry로 입력 받는 값이 없으므로 Half Adder를 사용 하였다.
위의 Carry_Out은 최상위비트의 Carry값이 된다.
CMA는 하나의 버스선으로 입력 받은 모든 값들을 Complement 시켜주는 기능을 하는 것으로 Not 게이트로 연결 하여 구현하였다.

참고자료

· 없음